[发明专利]高速低功耗多阈值异步置位复位D型触发器

权利要求书

1.一种高速低功耗多阈值异步置位复位D型触发器，其特征在于，包括：

低功耗控制电路，用来接收低功耗控制输入信号slp，对低功耗控制输入信号slp进行缓冲处理后分别输出信号：sleep和nsleep；

置位控制电路，用来接收异步置位输入信号set，对异步置位输入信号set进行缓冲处理后分别输出信号：s和ns；

主锁存器，用来接收数据输入信d、正相时钟输入信号clk、反相时钟输入信号nclk、异步复位输入信号r以及信号：sleep、nsleep、s和ns；所述主锁存器在正相时钟输入信号clk、反相时钟输入信号nclk的控制下对数据输入信号d进行锁存处理后输出qt；异步复位输入信号r为低电平有效时，不受正相时钟输入信号clk、反相时钟输入信号nclk的控制，处理后输出qt为低电平“0”；异步置位输入信号s为低电平有效、ns为高电平有效时，不受正相时钟输入信号clk、反相时钟输入信号nclk的控制，处理后输出qt为高电平“1”；

从锁存器，用来接收正相时钟输入信号clk、反相时钟输入信号nclk、异步复位输入信号r及信号qt、s、sleep和nsleep；所述从锁存器在正相时钟输入信号clk、反相时钟输入信号nclk的控制下对qt进行锁存处理后分别输出第一数据信号q和第二数据信号nq；异步复位信号r为低电平有效时，不受正相时钟输入信号clk、反相时钟输入信号nclk的控制，处理后输出q，为低电平“0”，nq为高电平“1”；异步置位信号s为低电平有效、ns为高电平有效时，不受正相时钟输入信号clk、反相时钟输入信号nclk的控制，处理后输出q为高电平“1”，nq为低电平“0”。

2.根据权利要求1所述的高速低功耗多阈值异步置位复位D型触发器，其特征在于，所述主锁存器在接收sleep为高电平有效、nsleep为低电平有效信号时，不受正相时钟输入信号clk、反相时钟输入信号nclk的控制，所述主锁存器进入睡眠状态，此时正相时钟输入信号clk为低电平“0”， 反相时钟输入信号nclk为高电平“1”。

3.根据权利要求1所述的高速低功耗多阈值异步置位复位D型触发器，其特征在于，所述从锁存器在接收sleep为高电平有效、nsleep为低电平有效信号时，不受正相时钟输入信号clk、反相时钟输入信号nclk的控制，所述从锁存器进入睡眠状态，此时正相时钟输入信号clk为低电平“0”， 反相时钟输入信号nclk为高电平“1”，输出值q，nq保持不变。

4.根据权利要求1或2或3所述的高速低功耗多阈值异步置位复位D型触发器，其特征在于，所述低功耗控制电路具有一个输入端和两个输出端，输入端为slp，为低功耗控制信号，高有效；输出端为sleep、nsleep，为睡眠和睡眠的非；所述低功耗控制电路包括一个两级的反相器，其中第一级的反相器由P1 PMOS管和N1 NMOS管组成，其栅极连接slp，输出作为低功耗控制电路的一个输出端nsleep；第二级的反相器由P2 PMOS管和N2 NMOS管组成，其栅极连接nsleep，输出作为低功耗控制电路的另一个输出端sleep；P1 PMOS管和P2 PMOS管的衬底连接电源Vdd，源极连接电源Vdd；N1 NMOS管和N2 NMOS管的衬底接地Vss，源极连接地Vss。

5.根据权利要求1或2或3所述的高速低功耗多阈值异步置位复位D型触发器，其特征在于，所述置位控制电路具有一个输入端和两个输出端，输入端为set，为异步置位控制信号，低有效；输出端为s、ns，为置位和置位的非；所述置位控制电路为一个两级的反相器，其中第一级的反相器由P1 PMOS管和N1 NMOS管组成，其栅极连接set，输出作为置位控制电路的一个输出端ns；第二级的反相器由P2 PMOS管和N2 NMOS管组成，其栅极连接ns，输出作为置位控制电路的另一个输出端s；P1 PMOS管和P2 PMOS管的衬底连接电源Vdd，源极连接电源Vdd；N1 NMOS管和N2 NMOS管的衬底接地Vss，源极连接地Vss。