[发明专利]高速低功耗多阈值双边沿触发D型触发器

权利要求书

1.一种高速低功耗多阈值双边沿触发D型触发器，其特征在于，包括：

低功耗控制电路，用来接收低功耗控制输入信号slp，对低功耗控制输入信号slp进行缓冲处理后分别输出信号：sleep和nsleep；

正沿触发锁存器，用来接收数据信号d，正相时钟输入信号clk、反相时钟输入信号nclk以及信号sleep和nsleep；正沿触发锁存器在正相时钟输入信号clk、反相时钟输入信号nclk的控制下对数据信号d进行锁存处理后输出信号qtp；

负沿触发锁存器，用来接收数据信号d，正相时钟输入信号clk、反相时钟输入信号nclk以及信号sleep和nsleep；负沿触发锁存器在正相时钟输入信号clk、反相时钟输入信号nclk的控制下对数据信号d进行锁存处理后输出信号：qtn；

低功耗输出控制电路，用来在正相时钟输入信号clk为高电平，反相时钟输入信号nclk为低电平时，负沿触发锁存器采样数据信号d，选择输出正沿触发锁存器的值；在正相时钟输入信号clk为低电平，反相时钟输入信号nclk为高电平时，正沿触发锁存器采样数据信号d，选择输出负沿触发锁存器的值。

2.根据权利要求1所述的高速低功耗多阈值双边沿触发D型触发器，其特征在于，所述正沿触发锁存器在接收sleep为高电平有效、nsleep为低电平有效的信号时，不受正相时钟输入信号clk、反相时钟输入信号nclk的控制，所述正沿触发锁存器进入睡眠状态，此时时钟控制部件输出正相时钟输入信号clk为低电平“0”， 反相时钟输入信号nclk为高电平“1”。

3.根据权利要求1所述的高速低功耗多阈值双边沿触发D型触发器，其特征在于，所述负沿触发锁存器在接收sleep为高电平有效、nsleep为低电平有效的信号时，不受正相时钟输入信号clk、反相时钟输入信号nclk的控制，所述负沿触发锁存器进入睡眠状态，此时时钟控制部件输出正相时钟输入信号clk为低电平“0”， 反相时钟输入信号nclk为高电平“1” ，此时输出的是负沿触发锁存器的值，第一输出信号q和第二输出信号nq保持不变。

4.根据权利要求1或2或3所述的高速低功耗多阈值双边沿触发D型触发器，其特征在于，所述低功耗控制电路具有一个输入端和两个输出端，输入端为slp，为低功耗控制信号，高有效；输出端为信号：sleep、nsleep，为睡眠和睡眠的非；所述低功耗控制电路包括一个两级的反相器，其中第一级的反相器由P1 PMOS管和N1 NMOS管组成，其栅极连接slp，输出作为低功耗控制电路的一个输出端nsleep；第二级的反相器由P2 PMOS管和N2 NMOS管组成，其栅极连接nsleep，输出作为低功耗控制电路的另一个输出端sleep；P1 PMOS管和P2 PMOS管的衬底连接电源Vdd，源极连接电源Vdd；N1 NMOS管和N2 NMOS管的衬底接地Vss，源极连接地Vss。