[发明专利]具有用于多值逻辑应用的多层鳍部的鳍式场效晶体管及其形成方法

说明书

本发明涉及一种具有用于多值逻辑应用的多层鳍部的鳍式场效晶体管及其形成方法，其中，揭露形成具有小占用面积的多值逻辑晶体管的方法及所得到的装置。实施例包括于硅基板上形成多个鳍片，各该鳍片以硬掩模覆盖住；以氧化物填充该鳍片与该硬掩模之间的空间；移除该硬掩模且使各该鳍片凹陷，在各鳍片上方氧化物中形成凹穴；在各该凹穴中形成多层硅基底层，该些硅基底层具有从底层到顶层逐渐增加的锗或碳含量的比例或逐渐减少的掺杂浓度；对鳍片的顶部进行化学机械抛光以达到平坦化；使该氧化物凹陷到一稍微低于鳍片顶部的深度，且鳍片的厚度相等于各该硅基底层的厚度；以及于该多层硅基底层上方形成一高k值介电栅极及金属栅极电极。

技术领域

本发明是涉及多值逻辑(MVL)晶体管。本发明是有关适用于14纳米(nm)—极致流动(14XM)与10纳米及超出更多的鳍式场效晶体管技术节点。

背景技术

传统上能够处理多值逻辑状态的晶体管结构通常形成如图1A和图1B所示，通过晶体管的多个阈值电压(例如，V_t0、V_t1及V_t2)和一共同分享的栅极电极101。因此，一个N型场效晶体管实际上是由N个晶体管分享一共同的栅极(即，具有N个晶体管的占用面积(footprint))。如图1C所示，图1A和图1B处理四个层次的逻辑信号(或2位元)，00，01，10，和11，于输入电压V_g中的2位元资讯是由输出电流I_d中的2位元资讯所表示。尽管多值逻辑比起目前的二进位逻辑远远更为有效且快速，每个2位元逻辑晶体管的占用面积事实上为一个单一的二进位逻辑晶体管的三倍大。此外，形成具有多个V_t的各晶体管是复杂且昂贵的。

因此，需要存在一套方法能够形成具有小占用面积的多值逻辑晶体管结构及所得到的装置。

发明内容

本发明的一实施型态是为具有单一鳍片的占用面积的多值逻辑晶体管。

本发明的另一实施型态为一种形成具有单一鳍片的占用面积的多值逻辑晶体管的方法。

本发明的另外实施型态及其他技术特征将在下文中描述且在研究下文或可从本发明的实践中获知的部分内容对于那些在本领域中具有通常技术的人士将是显而易见的。本发明的优点可从所附的权利要求书中被特别指出而理解或获得。

根据本发明，某些技术效果可以部分地通过如下方法实现:于一硅基板上形成多个鳍片，各该鳍片以一硬掩模覆盖住；以氧化物填充该鳍片与该硬掩模之间的空间；移除该硬掩模并使各该鳍片凹陷，在各该鳍片上方的氧化物中形成一凹穴；在各该凹穴中形成多个硅基底(Si-based)层，该些多个硅基底层具有从底层到顶层逐渐增加的锗(Ge)或碳(C)含量的比例或逐渐减少的掺杂浓度；使该氧化物凹陷到到一稍微低于该些鳍片顶部的深度(约5纳米)，其中，该些鳍片的厚度相等于各该硅基底层的厚度；以及于该多层硅基底层上方形成一高k值介电栅极及金属栅极电极。

本发明的实施型态包括用加热的磷酸把该硬掩模从该鳍片上去除并通过等离子硅蚀刻使该些鳍片凹陷。进一步实施型态包括形成每一个深度为40纳米(nm)的凹穴，其中，各该凹穴具有5比1或更小的深宽比。一另外的实施型态包括形成各该硅基底层的厚度为10到15纳米。另一实施型态包括通过外延生长而有顺序地形成该些硅基底层。其他实施型态包括通过硅化锗(SiGe)的选择性外延生长(SEG)形成该些硅基底层，且该硅化锗于该些硅基底层中具有逐渐增加的锗的比例。进一步实施型态包括锗的该比例的范围是从0到50％。另一实施型态包括通过碳掺杂硅(Si:C)的选择性外延生长形成该些硅基底层，且该碳化硅于该些硅基底层中具有逐渐增加的碳的比例。其他实施型态包括碳的该比例的范围是从0到2％。一另外的实施型态包括通过硅的原位掺杂的选择性外延生长形成该些硅基底层，且其掺杂浓度逐渐减少(例如，P型掺杂中的硼(B)以及N型掺杂中的磷(P)或砷(As))。进一步的实施型态包括该掺杂浓度的范围是从1E18到1E20。