[发明专利]频率感知的快速DFF软错误率评估方法与系统

说明书

技术领域

本发明涉及集成电路可靠性评测的技术领域，尤其涉及一种频率感知的快速DFF软错误率评估方法与系统。

背景技术

随着集成电路工艺技术的进步，由高能粒子撞击电路敏感节点导致的软错误问题变的日益突出，严重影响了电子系统的可靠性。高能粒子撞击CMOS集成电路中的敏感节点，会在电路中引起很短的电压扰动，这些信号毛刺被时序逻辑部件比如DFF(D触发器)捕获后，会导致DFF中原先存储的信息发生0/1状态的翻转。另外如果粒子直接撞击DFF，也可以直接导致DFF的状态发生翻转。由于这些错误仅仅是存储信息的错误，电路的硬件本身并没有发生失效，所以被称为软错误(Soft Error)，以与硬件发生损坏的硬错误(Hard Error)区别。

软错误主要是由于粒子撞击造成的，粒子的来源主要有如下几类：集成电路封装材料中的痕量铀钍放射性同位素释放的阿尔法粒子；来自宇宙射线的粒子，空间环境以质子为主，地面环境中子占主要部分；磷硼硅酸盐玻璃材料中的热中子。随着集成电路工艺节点的缩小，其对粒子撞击正变得日益敏感，而辐射环境则保持了相对稳定，导致现代集成电路的可靠性问题日益突出。原来只存在于空间环境下的软错误问题对当前采用先进工艺的地面设备也造成了严重影响。

上述这些造成软错误的原因中，来自封装材料的阿尔法粒子以及磷硼硅酸盐玻璃的热中子都可以通过材料的改进和提纯加以解决，因此我们主要面向宇宙射线对于电路的影响。这其中，对于地面设备来说，影响最大的主要是中子辐射，质子在穿过地球大气层的过程中大部分会吸收掉，u介子仅仅对最先进的工艺有影响，且与中子相比不居于主导地位。因此，我们的研究主要针对中子辐射所造成的软错误。

中子撞击集成电路结点后，会通过直接或间接的电离作用在电路中产生额外的电荷。电荷的产生和收集会在CMOS集成电路晶体管的漏极和衬底间产生电流，该电流可由方程(1)描述：

方程(1)等号左侧表示撞击所产生的电流，右侧q表示本次撞击收集的电荷总量，t表示时间，τ是一个特定于工艺的常数。针对特定的工艺节点，我们就能根据电荷量q和常数τ，通过方程(1)得到本次撞击所产生的电流，从而得到本次撞击产生的干扰脉冲的参数，从而判断其对电路的影响以及发生软错误的概率。图1给出了方程(1)所代表的电流的基本波形。此电流可能会导致组合逻辑电路中出现尖峰干扰脉冲，也可能会直接导致触发器发生翻转，从而导致软错误的发生。

现代CMOS集成电路按照功能可以分为组合逻辑部分与时序逻辑部分，组合逻辑部分主要指各类组合逻辑门；时序逻辑则指各类触发器、锁存器。由于锁存器的应用比触发器要少得多，因此本发明重点针对同步数字逻辑的最基本D触发器DFF进行软错误率快速评估。

DFF是同步数字逻辑中组成时序逻辑电路的基本元件，可以有多种变种出现，但都满足图2的基本原理。图2给出了工艺库中常用的主从式DFF的基本结构，它由两个锁存器级联而成。主锁存器1在时钟为低电平时采样数据信号D，从锁存器2在时钟高电平时锁存经主锁存器1采样的信号，从而实现正边沿触发的功能。由于主/从锁存器的动作都需要时钟参与，因而DFF在受粒子撞击所呈现的软错误率受到时钟的严重影响。也就是说，单纯考虑DFF的临界电荷并不能真实反映DFF的运行时性能，是不全面的。近年已经有文献指出了这种问题，即DFF的软错误率和时钟频率是相关的。

前些年的研究预测随着集成电路工艺尺寸的缩小，电路中组合逻辑部分在软错误中的比重会居主导地位。然而，近年的研究则指出该预测过于激进，目前以触发器为代表的时序逻辑部件仍然是集成电路中最主要的软错误来源。然而，由于电路可以工作在小于极限频率的任何时钟频率下，这就使得快速判断任意时钟频率下DFF的软错误率成为了挑战。考虑到DFF在集成电路软错误中所占的比重，忽略频率的影响会导致对电路可靠性的评估出现严重问题。

由于软错误率评测的重要性，学术界和工业界非常重视相关工具和方法的研究。目前数字集成电路的软错误率评测方法主要分为如下几类：

1)打靶试验

打靶试验主要用于集成电路流片之后，也就是集成电路芯片已经加工完毕，将芯片置于粒子辐射源(比如各类粒子加速器、放射源)的轰击之下，观察电路功能是否正常，是否出现软错误。该方法主要缺陷是不可用于设计阶段，也就是集成电路流片加工之前；另外的缺点是价格昂贵，需要特种实验设备。

2)故障注入