[发明专利]一种多仪表间的时间同步的方法和系统

权利要求书

1.一种多仪表间时间同步的方法，其特征在于，包括：

接收外部的参考时钟源信号，将当前仪表的本地时钟信号调制至与所述参考时钟源信号同步，得到时钟同步信号，以作为所述当前仪表的时钟输出信号；其中，所述当前仪表为接收所述参考时钟源信号的仪表；

将所述时钟同步信号传递至与所述当前仪表级联的下级仪表，逐级完成级联的多台仪表间的时钟同步；

检测级联的多台仪表的标识位，确定所述多台仪表完成时钟同步；其中，所述级联的多台仪表包括：一台主仪表，以及，一台或多台从仪表；所述标识位的标识用于指示所述多台仪表是否完成时钟同步；

通过所述主仪表中的可编程逻辑器件生成携带有设定脉冲信号的同步触发信号；并将所述同步触发信号透传至所述一台或多台从仪表；

当所有仪表同步接收到所述同步触发信号之后，根据所述同步触发信号分别对所述多台仪表的相对时间帧号同步清零，并重新开始计数。

2.如权利要求1所述的方法，其特征在于，所述通过所述主仪表中的可编程逻辑器件生成同步触发信号，包括：

通过所述主仪表中的嵌入式处理器对所述主仪表中的可编程逻辑器件的使能位进行置位；

在确定对使能位的置位完成之后，通过所述主仪表中的可编程逻辑器件生成所述同步触发信号。

3.如权利要求2所述的方法，其特征在于，在所述通过所述主仪表中的嵌入式处理器对所述主仪表中的可编程逻辑器件的使能位进行置位的步骤之前，所述方法还包括：

通过上位机生成相对时间同步命令，将所述相对时间同步命令发送至所述主仪表的下位机，以使所述主仪表的下位机在接收到所述相对时间同步命令之后，控制所述主仪表下的嵌入式处理器执行所述通过所述主仪表中的嵌入式处理器对所述主仪表中的可编程逻辑器件的使能位进行置位的步骤；其中，所述上位机分别与所述多台仪表中的下位机连接。

4.如权利要求1所述的方法，其特征在于，在所述逐级完成级联的多台仪表间的时钟同步的步骤之后，所述方法还包括：

分别重置所述多台仪表的标识位，以使重置后的标识位指示仪表完成时钟同步。

5.如权利要求1所述的方法，其特征在于，所述将当前仪表的时钟输出信号调制至与所述参考时钟源信号同步，得到时钟同步信号，包括：

分别获取所述参考时钟源信号和所述当前仪表的本地时钟信号的相位值，确定所述参考时钟源信号与所述当前仪表的本地时钟信号的相位差值；

通过所述当前仪表中的嵌入式处理器，将所述相位差值的数字信号转换为模拟信号；

依据所述模拟信号，调制所述当前仪表的本地时钟信号，得到与所述参考时钟源信号同频的第一信号；

将所述第一信号调制至与所述参考时钟源信号同相，得到所述时钟同步信号。

6.一种多仪表间时间同步的系统，其特征在于，包括：

接收模块，用于在确定模块检测级联的多台仪表的标识位之前，接收外部的参考时钟源信号；

信号调制模块，用于将当前仪表的本地时钟信号调制至与所述参考时钟源信号同步，得到时钟同步信号，以作为所述当前仪表的时钟输出信号；其中，所述当前仪表为接收所述参考时钟源信号的仪表；

第二同步模块，用于将所述时钟同步信号传递至与所述当前仪表级联的下级仪表，逐级完成级联的多台仪表间的时钟同步；

确定模块，用于检测级联的多台仪表的标识位，确定所述多台仪表完成时钟同步；其中，所述级联的多台仪表包括：一台主仪表，以及，一台或多台从仪表；所述标识位的标识用于指示所述多台仪表是否完成时钟同步；

生成模块，用于通过所述主仪表中的可编程逻辑器件生成携带有设定脉冲信号的同步触发信号；

发送模块，用于将所述同步触发信号透传至所述一台或多台从仪表；

第一同步模块，用于在所有仪表同步接收到所述同步触发信号之后，根据所述同步触发信号分别对所述多台仪表的相对时间帧号同步清零，并重新开始计数。

7.如权利要求6所述的系统，其特征在于，所述生成模块，包括：

置位子模块，用于通过所述主仪表中的嵌入式处理器对所述主仪表中的可编程逻辑器件的使能位进行置位；

信号生成子模块，用于在确定对使能位的置位完成之后，通过所述主仪表中的可编程逻辑器件生成所述同步触发信号。