[发明专利]可融合可重构缓存架构

说明书

本发明提供了一种可重构缓存架构。由于芯片上组件的密度不断提高，在处理器的设计上，处理内核的数量和复杂度也会增加。为了利用提高了的处理能力，很多应用程序采用指令级并行。所述可重构缓存架构为相关联的多核处理器提供了一个高速缓冲存储器，所述高速缓冲存储器能配置在独占模式和融合模式下。在融合模式下，所述多核处理器的单个内核能够写入和读取来自具有更强地址路由控制能力的高速缓冲存储器的某些缓存库的数据。所述缓存架构还能够控制和设置存储大小和高速缓冲存储器本身的关联性。

背景技术

根据摩尔定律，随着片上晶体管密度的提高，设计可靠的、可进行丰富并行操作的多核处理器的能力也在提高。确实，现代多核架构将很多简单的同构核集成于一个通常使用线程级并行(TLP)的片上。然而，虽然可使用TLP，但是很多在典型多核处理器上运行的应用程序有相当多的顺序代码段。根据阿姆达尔定律，由于这些顺序代码段不能在多核处理器的内核之间使用指令级并行(ILP)，这些应用程序在多核处理器上运行时没有得到很好的加速。

为了解决上述问题，例如以下文章所公开的一些自适应多核架构被推荐用于解决简单核的上述局限：Mihai Pricopi和Tulika Mitra：Bahurupi：一种多态异构多核架构，美国计算机协会结构与代码优化汇刊(ACM TACO)，8(4)：22：1–22：21，2012；Engin Ipek等：核融合：片上多处理器支持软件多样性，计算机体系结构国际会议(ISCA)，第186–197页，2007；David Tarjan等：联合：重新利用标量内核以解决无序指令问题，设计自动化会议(DAC)，第772–775页，2008；Changkyu Kim等：可组合的轻量级处理器，微处理机与微型计算机杂志(MICRO)，第381–394页，2007。大体而言，上述引用文献中讨论的多核架构用简单核创建了虚拟复杂核，所述虚拟复杂核能够通过使用ILP来加速由多核处理器执行的应用程序的顺序段。当处理器负载中同时存在顺序和并行应用程序时，所述自适应多核处理器的性能比传统的同构多核处理器及非对称多核处理器强多了。

上述引用文献中所讨论的推荐的自适应多核处理器设计主要集中在所述处理器的内部微架构、所述处理器的编译程序和编程模型。因此，所述多核处理器设计忽略了或者说简化了有关所述多核处理器的存储层次的假设。例如，上述引用文献的一个共同的假设就是一级数据指令缓存必须支持可重构性。但是，上述引用文献都没有提供自适应多核处理器可重构缓存架构的解决方案。

发明内容

一方面，本发明实施例提供了一种可重构缓存架构，包括：包含多个内核的多核处理器；多个高速缓冲存储器，用于存储由所述多个内核中的至少一个内核处理的数据，并根据请求将所存储的数据提供给所述多个内核中的至少一个内核；互联网络，用于连接所述多个内核中的至少一个内核和所述多个高速缓冲存储器中的至少一个高速缓冲存储器，其中，所述互联网络包含一个组合路由网，所述多个内核中的至少一个内核处理的数据根据输入至所述互联网络的地址映射，通过所述组合路由网进行路由。

在一个实施例中，所述组合路由网包含网络重构输入，所述网络重构输入包括至少一个交换层，所述至少一个交换层包含多个可配置开关，所述可配置开关用于在双向模式(总是向上模式和总是向下模式)中的一个模式下运行。

在另一个实施例中，所述组合路由网用于在所述双向模式下运行，所述地址映射确定由所述多个内核中的至少一个内核处理的数据是在第一方向上路由还是在第二方向上路由。

在另一个实施例中，根据由所述多个内核中的至少一个内核处理的数据是在第一方向上路由还是在第二方向上路由，将所述数据存储于所述多个高速缓冲存储器中的至少一个高速缓冲存储器的单个缓存库内。

在一个实施例中，所述互联网络还包括仲裁程序，所述仲裁程序插入于所述组合路由网和所述多个高速缓冲存储器中的至少一个高速缓冲存储器之间。

在另一个实施例中，当多个内核同时将数据写入到所述单个缓存库时，所述仲裁程序用于判断哪些数据被实际写入到所述单个缓存库。