[发明专利]非易失性锁存电路和逻辑电路以及使用它们的半导体器件

权利要求书

1. 一种半导体器件，包括：

第一元件；

第二元件；

在所述第一元件和所述第二元件之上的绝缘层；以及

包括晶体管和电容器的数据保存部分，

其中，所述第一元件的输出电连接到所述第二元件的输入，并且所述第二元件的输出电连接到所述第一元件的输入，

其中，所述第一元件和所述第二元件的每一个包括晶体管，所述晶体管的沟道形成区包括晶体硅，

其中，所述数据保存部分的所述晶体管的沟道形成区包括所述绝缘层之上的氧化物半导体层，

其中，所述数据保存部分的所述晶体管的源极和漏极其中之一电连接到所述电容器的一对电极之一，以及

其中，所述数据保存部分的所述晶体管的所述源极和所述漏极中的另一个电连接到所述第一元件的所述输入和提供有输入信号的布线。

2. 如权利要求1所述的半导体器件，还包括：第一开关和第二开关，

其中，所述第二元件的所述输出通过所述第二开关电连接到所述第一元件的所述输入，以及

其中，所述第一元件的所述输入通过所述第一开关电连接到提供有所述输入信号的所述布线。

3. 一种半导体器件，包括：

第一元件；

第二元件；

在所述第一元件和所述第二元件之上的绝缘层；以及

包括第一晶体管、第二晶体管、第一电容器和第二电容器的数据保存部分，

其中，所述第一元件的输出电连接到所述第二元件的输入，并且所述第二元件的输出电连接到所述第一元件的输入，

其中，所述第一元件和所述第二元件的每一个包括晶体管，所述晶体管的沟道形成区包括晶体硅，

其中，所述第一晶体管和所述第二晶体管的每一个的沟道形成区包括所述绝缘层之上的氧化物半导体层，

其中，所述第一晶体管的源极和漏极其中之一电连接到所述第一电容器的一对电极之一，

其中，所述第二晶体管的源极和漏极其中之一电连接到所述第二电容器的一对电极之一，

其中，所述第一晶体管的所述源极和所述漏极中的另一个电连接到所述第一元件的所述输入，以及

其中，所述第二晶体管的所述源极和所述漏极中的另一个电连接到所述第一元件的所述输出。

4. 如权利要求3所述的半导体器件，还包括：第一开关和第二开关，

其中，所述第二元件的所述输出通过所述第二开关电连接到所述第一元件的所述输入，以及

其中，所述第一元件的所述输入通过所述第一开关电连接到提供有输入信号的布线。

5. 如权利要求1或3所述的半导体器件，其中，所述第一元件是反相器以及所述第二元件是反相器。

6. 如权利要求1或3所述的半导体器件，其中，所述第一元件是NAND，并且所述第二元件是拍频反相器。

7. 如权利要求1或3所述的半导体器件，其中，所述氧化物半导体层包含铟、镓和锌。

8. 如权利要求1或3所述的半导体器件，其中，所述氧化物半导体层包括c轴基本上垂直于所述氧化物半导体层的表面的晶体。

9. 一种逻辑电路，包括如权利要求1或3所述的半导体器件。

10. 一种CPU，包括如权利要求9所述的逻辑电路。