[发明专利]线路布局及其间隙壁自对准四重图案化的方法

说明书

本发明是有关于一种线路布局及其间隙壁自对准四重图案化的方法。该线路布局包括：第一线路、第二线路、第三线路与第四线路。第二线路与第三线路位于第一线路与第四线路之间，且第一线路、第二线路、第三线路与第四线路分别沿着第一方向延伸。第二线路的末段以及第三线路的末段分别具有沿着第二方向延伸的第一凸出部。第二线路的末段的第一凸出部朝向第一线路凸出。第三线路的末段的第一凸出部朝向第四线路凸出。本发明借由形成具有朝向两侧凸出的辅助层的核心层，而可在使用较少次数的微影工艺的情况下，有效增加线路末端之间的间隔距离。

技术领域

本发明涉及一种线路布局以及线路布局方法，特别是涉及一种线路布局及其间隙壁自对准四重图案化(spacer self-aligned quadruple patterning，SAQP)的方法工艺。

背景技术

随着半导体组件的尺寸不断缩小，目前提出了使用具有13.5nm的短波长的极紫外光(extreme ultraviolet，EUV)的曝光技术。然而，上述曝光技术却无法用于大量生产而且需要高昂的设备成本。因此，目前期待采用间隙壁自对准双重图案化(spacer self-aligned double patterning，SADP)技术，以克服极紫外光的曝光技术所具有的问题。

间隙壁自对准双重图案化是一种借由在第一罩幕图案的侧壁上形成间隙壁，并在上述间隙壁之间形成第二罩幕图案，最后将上述间隙壁移除的技术。借由自对准双重图案化，可以使所得到的线距缩小至一般的微影蚀刻工艺的线距的一半。

此外，目前在自对准双重图案化的基础上又提出了可以进一步缩小线距的间隙壁自对准四重图案化技术。间隙壁自对准四重图案化是进行两次自对准双重图案化的技术。然而，使用自对准四重图案化技术所制造的线路普遍会存在线路末端之间的间隔距离过小，从而导致这些线路之间的不当电性连接。为了解决上述问题，目前大多在间隙壁自对准四重图案化工艺中使用多次微影蚀刻工艺。多次微影蚀刻工艺虽然可以有效增加线路末端之间的间隔距离，却也增加了制造成本以及工艺的复杂度。

基于以上所述，目前亟需一种能够在使用较少次数的微影工艺的情况下，有效增加线路末端之间的间隔距离的工艺技术。

发明内容

本发明的目的在于，提供一种新的线路布局及其间隙壁自对准四重图案化的方法，所要解决的技术问题是使其能够在使用较少次数的微影工艺的情况下，有效增加线路末端之间的间隔距离。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种线路布局的间隙壁自对准四重图案化的方法，所述线路布局方法包括：形成核心层，所述核心层包括：主体层，其包括末端部,沿着第一方向延伸；第一辅助层，与所述主体层的所述末端部连接；以及两个第二辅助层，与所述第一辅助层的两侧连接，且沿着第二方向延伸。形成第一间隙壁，在所述核心层的侧壁。移除所述核心层。形成第二间隙壁与第三间隙壁，在所述第一间隙壁的侧壁，所述第二间隙壁位于所述第三间隙壁之中，且具有对应于所述第二辅助层的两个第一凸出部。移除所述第一间隙壁。移除部分所述第二间隙壁、以及部分所述第一凸出部，并进行一图案转移工艺，以形成第一线路以及第二线路。移除部分所述第三间隙壁并进行图案转移工艺，以形成第三线路以及第四线路，所述第一线路与所述第二线路位于所述第三线路与所述第四线路之间。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的线路布局的间隙壁自对准四重图案化的方法，其中移除部分所述第二间隙壁、以及部分所述第一凸出部的步骤以及移除部分所述第三间隙壁的步骤包括：移除位于U型的预定区的所述第二间隙壁、所述第三间隙壁、以及所述第一凸出部。所述预定区涵盖对应于第一辅助层底部与下侧壁的部分所述第二间隙壁及其周围的部分所述第三间隙壁、以及部分所述第一凸出部。