[发明专利]可编程序控制器

说明书

本发明提供一种可编程序控制器。该可编程序控制器执行顺序程序，其具备：处理器，其从外部存储器读出命令代码来执行该命令代码；指令高速缓冲存储器，其存储上述顺序程序中包含的分支命令的分支目的地的程序代码，高速缓存控制器，上述分支命令的命令代码包含表示向上述指令高速缓冲存储器的记录的优先度的数据，该高速缓存控制器按照表示该优先度的数据将分支目的地的程序代码记录到上述指令高速缓冲存储器中。

技术领域

本发明涉及一种可编程序控制器，特别涉及具有用于高速地处理分支命令的指令高速缓冲存储器的可编程序控制器。

背景技术

在执行顺序程序的可编程序控制器中，调用(CALL)、跳转(JUMP)等分支命令的执行步骤如下。

<1>将外部存储器的地址数据设置在处理器内部的顺序程序用程序计数器(PC)中。

<2>处理器向外部存储器输出地址数据。

<3>外部存储器输出程序代码数据。

<4>处理器取入程序代码数据并执行。

在将顺序程序存储在可编程序控制器的外部的存储器中的情况下，如图5所示，从PC设置(设置程序计数器的时刻)到开始执行程序为止，具有时滞。该时滞成为延长分支命令的处理时间的原因。为了避免该分支命令的处理时间延长的问题，例如如日本特开2001-22577号公报、日本特表2010-509680号公报所公开的那样，通常设置存储分支目的地的程序代码的指令高速缓冲存储器，在发生分支时从该高速缓冲存储器中高速地读取程序代码，由此缩短发生分支时的处理时间(参照图6、图7)。

如以上说明那样，在使用指令高速缓冲存储器的结构中，在分支目的地的数量比指令高速缓冲存储器的条目数多的情况下，在处理器参照指令高速缓冲存储器之前，始终被覆盖，存在产生完全没有高速缓冲存储器命中的现象的问题，指令高速缓冲存储器并非始终有效地起作用。

发明内容

因此，本发明的目的在于，提供一种可编程序控制器，其在将顺序程序存储在处理器外部的存储器中的可编程序控制器中，能够缩短在顺序程序中使用的分支命令的一部分或全部的处理时间。

本发明的可编程序控制器执行顺序程序，其具备：处理器，其从外部存储器读出命令代码来执行该命令代码；指令高速缓冲存储器，其存储上述顺序程序中包含的分支命令的分支目的地的程序代码，高速缓存控制器，上述分支命令的命令代码包含表示向上述指令高速缓冲存储器的记录的优先度的数据，该高速缓存控制器按照该优先度数据将分支目的地的程序代码记录到上述指令高速缓冲存储器中。

本发明的可编程序控制器执行顺序程序，其具备：处理器，其从外部存储器读出命令代码来执行该命令代码；指令高速缓冲存储器，其存储上述顺序程序中包含的分支命令的分支目的地的程序代码；计数器，其在执行上述顺序程序的过程中，对程序中包含的各个分支命令的执行次数进行计数；高速缓冲存储器行归档单元，其从执行次数多的分支命令的分支目的地程序代码开始按顺序记录到上述指令高速缓冲存储器中。

也可以按照上述顺序程序中包含的各个分支命令的执行次数，向各分支命令代码附加表示处理的优先度的数据。

本发明的可编程序控制器执行顺序程序，具备：处理器，其从外部存储器读出命令代码来执行该命令代码；指令高速缓冲存储器，其存储上述顺序程序中包含的分支命令的分支目的地的程序代码；锁定部，如果上述指令高速缓冲存储器的全部条目已被归档，则进行锁定以便以后不进行上述指令高速缓冲存储器的写入。

本发明通过具备以上的结构，能够提供一种可编程序控制器，其在将顺序程序存储在处理器外部的存储器中的可编程序控制器中，能够缩短在顺序程序中使用的分支命令的一部分或全部的处理时间。

附图说明