[发明专利]紧凑型三维存储器

权利要求书

1.一种紧凑型三维存储器（3D-M_C），其特征在于含有：

一半导体衬底(0)；

至少一堆叠在该半导体衬底(0)上的第一存储层(10)，该第一存储层含有：

连续且导电的的第一x地址线(11a)和第二x地址线(11c)；

一连续且导电的、与该第一和第二x地址线(11a, 11c)交叉的y地址线(12a)，至少一存储器件(1aa)形成在交叉处；

一连续且导电的、与该第一和第二x地址线(11a, 11c)交叉的第一控制线(17a)，一第一开关器件(3aa)形成在该第一控制线(17a)与该第一x地址线(11a)的交叉处，该第一开关器件(3aa)在第一模式下阻挡该第一x地址线(11a)中的电流流动，在第二模式下允许该第一x地址线(11a)中的电流流动；

一连续且导电的、与该第一和第二x地址线(11a, 11c)交叉的第二控制线(17b)，一第二开关器件(3cb)形成在该第二控制线(17b)与该第二x地址线(11c)交叉处，该第二开关器件(3cb)在第三模式下阻挡该第二x地址线(11c)中的电流流动，在第四模式下允许该第二x地址线(11c)中的电流流动；

一与该半导体衬底(0)耦合的接触通道孔(13ac)，该第一x地址线(11a)通过该第一开关器件(3aa)与该接触通道孔(13ac)耦合，该第二x地址线(11c)通过该第二开关器件(3cb)与该接触通道孔(13ac)耦合。

2.根据权利要求1所述的紧凑型三维存储器，其特征还在于：该存储器件(1aa)是一二端口器件。

3.根据权利要求1所述的紧凑型三维存储器，其特征还在于：该第一和第二开关器件(3aa, 3cb)是三端口器件。

4.根据权利要求1所述的紧凑型三维存储器，其特征还在于：该接触通道孔(13ac)与相邻接触通道孔的间隔(G_c)大于该第一x地址线(11a)或该第二x地址线(11c)的周期(p)。

5.一种紧凑型三维存储器（3D-M_C），其特征在于含有：

一半导体衬底(0)；

一堆叠在该半导体衬底(0)上第一存储层(10)，该第一存储层(10)含有：

一连续且导电的第一x地址线(11a)；

一连续且导电的、与该第一x地址线(11a)交叉的第一y地址线(12a)，一第一存储器件(1aa)形成在该第一y地址线(12a)与该第一x地址线(11a) 的交叉处；

一连续且导电的、与该第一x地址线(11a)交叉的第一控制线(17)，一第一开关器件(3a)形成在该第一控制线(17)与该第一x地址线(11a)的交叉处，该第一开关器件(3a)在第一模式下阻挡该第一x地址线(11a)中的电流流动，在第二模式下允许该第一x地址线(11a)中的电流流动；

一堆叠在该第一存储层(10)上的第二存储层(20)，该第二存储层(20)含有：

一连续且导电的第二x地址线(21a)；

一连续且导电的、与该第二x地址线(21a)交叉的第二y地址线(22a)，一第二存储器件(2aa)形成在该第二y地址线(22a)与该第二x地址线(21a) 的交叉处；

一连续且导电、与该第二x地址线(21a)交叉的第二控制线(27)，一第二开关器件(4a)形成在该第二x地址线(21a)与该第二控制线(27)交叉处，该第二开关器件(4a)在第三模式下阻挡该第二x地址线(21a)中的电流流动，在第四模式下允许该第二x地址线(21a)中的电流流动;

一与该半导体衬底(0)耦合的接触通道孔(5a)，该第一x地址线(11a)通过该第一开关器件(3a)与该接触通道孔(5a)耦合，该第二x地址线(21a)通过该第二开关器件(4a)与该接触通道孔(5a)耦合。

6.根据权利要求5所述的紧凑型三维存储器，其特征还在于：该第一和第二存储器件(1aa, 2aa)是二端口器件。

7.根据权利要求5所述的紧凑型三维存储器，其特征还在于：该第一和第二开关器件(3a, 4a)是三端口器件。