[发明专利]基于门控时钟的提高硬件木马检测分辨率的电路设计方法及对硬件木马的检测方法

说明书

技术领域

本发明涉及一种基于门控时钟的提高硬件木马检测分辨率的电路设计方法以及对硬件木马的检测流程，尤其是一种通过在电路设计阶段添加额外电路从而使得硬件木马更容易被检测出来的设计方法与检测流程，尤其适合检测电路规模较小的硬件木马。

背景技术

集成电路(IC，Integrated Circuit)在设计与制造过程中，往往会涉及到第三方的设计服务及IP(Intellectual Property)、EDA(Electronic Design Automation)软件以及不受控的晶圆厂和封装测试厂，在这些环节当中，芯片很有可能被人为的修改，比如恶意的增加，删除或者改变芯片内部原来有电路结构，或者在制造阶段改变工艺参数影响晶体管的正常工作参数，如改变掺杂的程度，这类对电路的功能，性能，可靠性，安全性等会产生影响的恶意的电路修改即称为硬件木马。硬件木马的种类有很多，有些硬件木马会影响电路的正常工作，在一些关键的应用场合如空间卫星、火箭、导弹、飞机以及核设施等，硬件木马可能会造成灾难性的后果。有些硬件木马通过内置后门，在数据传输的过程中，同时泄漏机密信息。还有些硬件木马本身不对电路的工作产生任何影响，也不泄漏机密信息，但其为软件木马提供后门，协助软件木马对系统进行攻击。最近几年国际上已经涌现了多起由于硬件木马引起的会危害国家安全的严重事件,比如“斯诺登棱镜门”事件，伊朗的“震网”事件。由于我国每年进口的集成电路等电子元器件的价值已经达到近3000亿美元，超过石油的进口，硬件木马不仅影响国家的信息安全，社会稳定，还会造成经济上的巨大浪费，影响我国的现代化建设。

硬件木马的检测方法目前主要有破坏性检测，系统运行检测，逻辑测试和侧信道分析四类。

破坏性检测即是将待测芯片去封装，然后使用扫描电镜等设备对电路一层一层的进行拍照，然后与原始电路的版图作对比，从而判断芯片中有无硬件木马。此方法虽然最为直观，但只适用于规模较小的电路，因为随着电路规模的增大，其难度与耗费时间也会显著增加，且针对一批芯片中只有少数几颗芯片含有硬有木马的情况，这种破坏性检测的方法有可能漏检，因此，此方法更多的是作为一种辅助手段，在通过使用其他检测方法确定待测芯片含量有硬件木马后，再通过此方法来确定待测芯片中的硬件木马的形态与结构，便于未来分析。

系统运行检测即是将待测芯片用于原型系统中，通过系统运行，来观测芯片的运行过程中功能是否正确。此方法虽然可以检测出大多数在运行过程中出现的问题，但对于一些需要很长时间，比如数年，才能触发的硬件木马，运行验证的方法显然不现实。

逻辑测试即是根据可测试性设计(DFT)的概念，在芯片测试过程中，在输入端添加不同的测试向量，观察输出的结果是否匹配，此方法的缺陷是芯片的测试覆盖率很难达到100％，即使达到100％的覆盖，一旦经过第三方的修改植入木马，原有的100％的测试覆盖率也将下降，因此，此方法在理论上就存在一定的缺陷，更多的只是作为一种辅助手段。

侧信道分析即是利用芯片工作时的侧信道信息(如电磁辐射，电流或者电路延时等信息)来对木马进行检测。其原理是因为电路中植入的硬件木马会对芯片的一些侧信道信号，如电流，频率或路径延时产生影响，因此通过观察芯片的侧信道信号并与原始芯片的侧信道信息作比较，进而检测出芯片中是否有硬件木马的存在。对电路进行基于侧信道分析的硬件木马检测的最大优点是可以使硬件木马不被触发的情形下被检测出来，但是其也有显著的缺点，即当待测电路的总体规模很大，电路内部被植入的硬件木马的规模很小，一些侧信道信息，比如电流和路径延时，其变化幅度极小。考虑到测量过程中引入的噪声，以及芯片制造过程中由于工艺漂移带来的噪声，这种极小的侧信道信号变化将无法被实际测量出来或者即使被测量出来也难以确定是由于硬件木马引起的，还是由于测量噪声，工艺漂移噪声引起的。

发明内容

本发明的目的在于克服现有技术中存在的不足，提供一种基于门控时钟的提高硬件木马检测分辨率的电路设计方法，以及根据该电路设计方法的对硬件木马的检测方法。本发明采用的技术方案是：

本发明提出的基于门控时钟的提高硬件木马检测分辨率的电路设计方法，包括下述步骤：

a)、完成原始电路的功能设计，并完成功能仿真；

b)、将电路按照一定的规则划分成多个区域，每个区域包括一个或多个功能模块；

c)、给经过上述规则划分的每个区域添加单独控制的门控时钟单元，且每个划分后的区域的门控时钟单元可以随意开关，不受其他门控时钟单元的影响；