[发明专利]一种多项目芯片封装及方法

说明书

技术领域

本发明涉及一种多项目芯片封装CAHP(Chips Adaptable Housing Package)。

背景技术

随着电子产品对上市时间的要求越来越高，如何进行芯片电气连接、简单封装、芯片保护，快速实现产品电性能测试，越来越成为产品设计公司关心的问题。

为降低产品前期研发、验证成本，产品多采用多项目晶圆MPW的形式进行加工，封装后进行电性能测试。一般而言，最常用的验证方法是采用传统的芯片封装方法和工艺流程，将芯片贴装在载板上，使用金线焊接等方式实现芯片与载板电气互连后，通过外接端子进行芯片电性能测试。在已知的芯片封装技术中，常见如图1A所示封装结构，专门设计加工与芯片匹配载板，芯片与该载板通过金线焊接或倒装贴装实现电气连接，再进行包封完成芯片封装。其主要包含一载板5，在该载板上贴装的芯片3，复数个焊线2用于芯片与载板电路的连接，而在载板上设置复数个外接端子1用于载板电路与外部电路的连接，整个芯片由包封体4a进行包封保护。

在上述结构中，芯片以金属线焊接技术(Wire Bonding)实现与载板上的外接端子1实现电气连接，以供对外连接至一外部印刷电路板。该封装构造另包含一封胶体，以密封芯片与金线。此种设计结构优良，成为使用较为普遍的芯片封装结构。但此种结构中，一方面，需要针对不同芯片进行单独的载板设计，即针对不同尺寸的芯片，载板通用性较差；另一方面，由于芯片包封的需求，如图1A中使用包封材料对芯片进行包封，由于不同厚度的芯片使用的包封模具不同，而模具的资金和时间投入一般比较大。

产品前期验证多采用多项目晶圆MPW的方式进行产品加工，由于MPW产品种类多变、数量少，不同产品芯片尺寸不同，焊接需求不同，封装需进行载板设计、模具定制开发，时间与成本投入较大。由此可见，上述习知的芯片封装方法与封装体结构不能满足产品验证阶段产品数量少、种类多，要求时间短、灵活度高的要求。

为进一步提高其通用性，降低成本投入，快速完成验证，缩短产品进入市场时间，做出以下多项目芯片封装结构与方法。

发明内容

为解决现有技术存在的不足，本发明公开了一种多项目芯片封装，本申请针对多项目晶圆产品种类多、数量少、时间成本高的特点，提前在封装载板上由封装侧壁围成空腔，空腔内贴片、焊线，在无需进行单独载板设计和模具投入的前提下，实现芯片快速封装测试验证。

为实现上述目的，本发明的具体方案如下：

一种多项目芯片封装，包括用于芯片贴装的载板，所述载板的两端还设置有多个电气外接端子，在载板四周设置有封装侧壁，封装侧壁与载板围成腔体，芯片通过焊线与电气外接端子相连。

所述载板为金属框架、有机印制电路板或陶瓷基板。

所述封装侧壁在载板上形成的腔体的上面设置有盖子，封装侧壁材质为环氧树脂。

一种多项目芯片封装方法，包括以下步骤：

步骤一：在载板贴片封装之前进行侧壁封装，在载板上得到四周侧壁中间平坦的空腔；

步骤二：在空腔内进行芯片贴装，将金线焊接在芯片上，加上芯片后于侧壁内滴胶水进行保护，使得芯片及金线与外界物理隔离，通过外接端子连接外界印制电路板进行电性能测试。

所述步骤一中空腔上设置有盖子。

所述盖子为金属盖、有机盖、滤光片或偏光功能盖。

所述芯片为射频产品芯片、微机电系统芯片、传感器类芯片或滤光器。

所述步骤二中在空腔内进行芯片贴装，芯片贴装为单芯片贴装或多芯片贴装；多芯片贴装为芯片并列贴装或者堆叠贴装。

所述方法用于配套多项目晶圆-MPW产品的封装验证。

所述步骤二中在空腔内进行芯片贴装后，该芯片也可通过芯片倒装FC实现电气连接。

芯片快速封装验证方法于贴装芯片前，于载板四周形成封装侧壁结构。载板不受材料的限制，有机材料印制线路板、金属框架载板、陶瓷基板均在本案保护范围内。

此芯片快速封装验证方法不受封装芯片产品种类的影响，射频产品芯片、微机电系统芯片、传感器类芯片、滤光器等各芯片均可使用本方法实现快速封装验证，均在本案保护范围。

在该封装载板上贴装芯片后，不受芯片焊接形式的限制，该封装芯片可通过金线焊接，也可以通过倒装FC实现电气连接；可为单芯片贴装，也可为多芯片贴装；多芯片贴装可为芯片并列贴装、堆叠贴装。以上实现方式，均在本案保护范围。