[发明专利]一种GaN基发光二极管外延片及其制备方法

说明书

本发明公开了一种GaN基发光二极管外延片及其制备方法，属于半导体技术领域。所述外延片包括：衬底，和依次覆盖在所述衬底上的u型GaN层、n型GaN层、多量子阱层、以及p型GaN层，该外延片还包括：设于n型GaN层与多量子阱层之间的势垒结构层，该势垒结构层包括N层势垒结构，每层势垒结构包括：依次生长的u型GaN子层和p型GaN子层。本发明通过在n型GaN层与多量子阱层之间增设由N层势垒结构组成的势垒结构层，形成多层能量势垒，能有效降低大电流密度下n型GaN层中的电子注入多量子阱层的速率，提高了电子和空穴在多量子阱层中的复合率，进而提高了大电流密度下LED芯片的发光效率。

技术领域

本发明涉及半导体技术领域，特别涉及一种GaN基发光二极管外延片及其制备方法。

背景技术

发光二极管(Light Emitting Diode，简称“LED”)作为一种高效、绿色环保的新型固态照明光源，具有体积小、重量轻、寿命长、可靠性高及使用功耗低等优点，因而在照明领域得到了广泛的应用。现有的GaN基LED芯片结构包括衬底、缓冲层、n型GaN层、多量子阱层、p型GaN层等。

GaN基LED芯片在工作过程中，n型GaN层中产生的电子和p型GaN层中产生的空穴，在电场的作用下向多量子阱层迁移，并在多量子阱层中发生辐射复合，进而发光。目前，由于用作照明的LED芯片工作电流都较大，而大电流密度下工作的芯片发光效率都比较低，为了增加LED芯片的发光效率，主要是通过减少电子的溢漏和增加空穴的传输距离以及提高有源区的晶体质量等方法。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

随着LED芯片工作电流的增加，电流密度随之增大，在这种大电流密度情况下，注入多量子阱层中的电子也随之增多，导致部分电子未与空穴在多量子阱层中复合而迁移至p型GaN层中，致使电子溢漏的程度增加，使得大电流密度情况下LED芯片的发光效率下降。

发明内容

为了解决现有LED芯片随着工作电流的增加，在大电流密度的情况下发光效率下降的问题，本发明实施例提供了一种GaN基发光二极管外延片及其制备方法。所述技术方案如下：

一方面，提供了一种GaN基发光二极管外延片，所述外延片包括：衬底，和依次覆盖在所述衬底上的u型GaN层、n型GaN层、多量子阱层、以及p型GaN层，所述多量子阱层包括：交替生长的InGaN阱层和GaN垒层，

所述外延片还包括：设于所述n型GaN层与所述多量子阱层之间的势垒结构层，所述势垒结构层包括N层势垒结构，每层所述势垒结构包括：依次生长的u型GaN子层和p型GaN子层，所述u型GaN子层的厚度d1的取值范围为：0nm＜d1≤50nm，所述p型GaN子层的厚度d2的取值范围为：0nm＜d2≤50nm，所述N为大于或者等于2的整数。

具体地，所述p型GaN子层为掺Mg的GaN子层，Mg源的流量F的取值范围为：0＜F≤100sccm。

具体地，所述N的取值范围为：2≤N≤20。

进一步地，所述势垒结构层的总厚度d的取值范围为：0nm＜d≤500nm。

进一步地，所述u型GaN层的厚度为1～4um；

所述n型GaN层的厚度为1～4um；

所述InGaN阱层的厚度为2.8～3.8nm；

所述GaN垒层的厚度为6nm～18nm；

所述p型GaN层的厚度为100～500nm。

另一方面，提供了一种GaN基发光二极管外延片制备方法，所述方法包括：

在衬底上依次生长u型GaN层和n型GaN层；