[发明专利]一种对准图形及其制作方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及特别涉及一种对准图形及其制作方法。

背景技术

半导体器件的后段DPS制程中包括：芯片切割(Die saw)/取放料PNP(pick and place)等工艺，在后段DPS制程中的晶圆需要做精确对准(alignment)，其通过晶圆上定义的图形利用图像对比达到精确定位。目前使用晶圆上既有的图形作为对准图形，既有图形包括芯片拐角(die corner)和凸块(bump)。

但是由于定义的对准图形在晶圆上会每个芯片每个芯片的重复，导致对准可能会偏差一个芯片的距离，使DPS制程中的布局图(map)与实际晶圆存在偏差。而这种偏差的存在，很可能会导致大量返工或者将无效芯片(fail die)出货等问题。

因此，如何避免对准偏差的产生是亟待解决的技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明实施例一提供一种对准图形的制作方法，包括：

提供晶圆，所述晶圆表面上形成负光阻；

进行第一曝光，以初步定义正常的凸块图形；

选取位于所述晶圆的边缘的包含有效芯片数量不超过10个的若干区域为第二曝光区域，进行至少一次第二曝光，其中所述第二曝光位置与所述第一曝光位置至少错开二分之一所述负光阻已打开图形的距离；

进行显影，其中在所述第二曝光区域的负光阻不会被显影去掉；

形成凸块和位于所述第二曝光区域的无凸块区。

进一步，所述若干区域的数量为3个。

进一步，所述第一曝光和所述第二曝光均使用凸块曝光光罩。

进一步，所述凸块的材料为金或锡银合金。

进一步，采用电镀法形成所述凸块。

进一步，适用于后段DPS制程。

本发明实施例二提供一种采用上述方法制作的对准图形，包括：位于晶圆上的有凸块区和无凸块区，其中所述无凸块区位于所述晶圆的边缘区域。

进一步，所述对准图形的数量为3个。

综上所述，根据本发明的制作方法，在现有凸块曝光光罩前提下，通过步进曝光机曝光布局图的编辑以及对个别区域多次曝光制造出包括凸块区和无凸块区的独特图形来作为对准图形，降低对准图形在晶圆上的重复率，极大降低DPS对准偏差问题，避免大量返工或者将无效芯片出货的问题。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A示出了本发明一具体实施方式中曝光单元的平面布局图；

图1B示出了本发明晶圆边缘二次曝光区域中第一曝光光罩和第二曝光光罩的平面示意图；

图2示出了本发明一具体实施方式依次实施步骤的工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。