[发明专利]一种基于x86架构处理器和FPGA的高性能异构计算平台在审
申请号: | 201510097483.6 | 申请日: | 2015-03-05 |
公开(公告)号: | CN104657330A | 公开(公告)日: | 2015-05-27 |
发明(设计)人: | 王洪伟;陈继承;倪璠 | 申请(专利权)人: | 浪潮电子信息产业股份有限公司 |
主分类号: | G06F15/76 | 分类号: | G06F15/76;G06F9/38 |
代理公司: | 济南信达专利事务所有限公司 37100 | 代理人: | 姜明 |
地址: | 250101 山东*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 x86 架构 处理器 fpga 性能 计算 平台 | ||
1.一种基于x86架构处理器和FPGA的高性能异构计算平台,在现有平台的基础上,其特征是具有x86架构处理器的通用处理器模块、PCIe SWITCH模块和FPGA计算模块;
其中通用处理器模块负责高性能任务的输入、输出、计算任务调度、计算资源分配、计算任务流程控制以及计算结果收集汇总;
PCIe SWITCH模块内置FPGA芯片,负责通用处理器模块与FPGA计算模块之间的互连与数据传输任务;
FPGA计算模块用于将需要运算的数据通过内部逻辑将其转化为计算结果, 并进行处理与存储,提供查询和控制用的总线接口。
2.根据权利要求1所述的一种基于x86架构处理器和FPGA的高性能异构计算平台,其特征是所述的FPGA计算模块包括内部逻辑实现单元和外部存储单元;
内部逻辑实现单元负责内部FPGA计算模块的接收任务的逻辑运算与控制;
外部存储单元负责数据的缓存,提供数据读写功能。
3.根据权利要求2所述的一种基于x86架构处理器和FPGA的高性能异构计算平台,其特征是所述的内部逻辑实现单元包括主管理单元、计算单元、PCIe接口控制单元、内存控制单元;
主管理单元负责系统FPGA计算模块的整体控制,包括待计算任务的接收、待计算数据的接收及缓存、计算的过程控制和计算结果的返回;
计算单元负责根据主管理单元发送的命令进行具体计算工作,计算期间可访问模块内的外部存储单元读取待计算数据。
4.在计算完成后,将结果返回给主管理单元;
PCIe接口控制单元负责来自通用处理器模块分配的计算任务、待计算数据等信息,同时负责管理FPGA计算模块的设备热插拔、流量监控、数据完整性检测、服务质量管理;
内存控制单元负责接收来自主管理单元或者计算单元的数据请求,访问外部存储单元,并完成所需数据读写功能。
5.根据权利要求2或3所述的一种基于x86架构处理器和FPGA的高性能异构计算平台,其特征是所述的外部存储单元包括DIMM内存单元,负责数据的暂存,提供数据读写功能。
6.根据权利要求1-4任一项所述的一种基于x86架构处理器和FPGA的高性能异构计算平台,其特征是所述的计算平台计算任务处理流程为:
通用处理器模块将高性能计算任务根据各个FPGA计算模块的功能特征进行分配,同时传送计算所需的原始数据;
每个FPGA计算模块接收所分配的计算任务,并将计算所需的原始数据缓存;
FPGA计算模块进行计算,计算完毕后通过PCIe总线接口将结果返回至通用处理器模块;
通用处理器模块将各个计算结果汇总,形成计算任务的最终结果。
7.一种基于x86架构处理器和FPGA的高性能异构计算平台处理计算任务的方法,根据权利要求1-5任一项所述的一种基于x86架构处理器和FPGA的高性能异构计算平台实现,其特征是处理流程为:
通用处理器模块将高性能计算任务根据各个FPGA计算模块的功能特征进行分配,同时传送计算所需的原始数据;
每个FPGA计算模块接收所分配的计算任务,并将计算所需的原始数据缓存;
FPGA计算模块进行计算,计算完毕后通过PCIe总线接口将结果返回至通用处理器模块;
通用处理器模块将各个计算结果汇总,形成计算任务的最终结果。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司;,未经浪潮电子信息产业股份有限公司;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510097483.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用户属性信息的生成方法及系统
- 下一篇:用于低功耗应用的共享中断的多核架构