[发明专利]一种基于自适应LDPC码的NAND闪存差错控制器在审
| 申请号： | 201510098969.1 | 申请日： | 2015-03-05 |
| 公开（公告）号： | CN104810056A | 公开（公告）日： | 2015-07-29 |
| 发明（设计）人： | 姜小波;谭雪青;李振宁 | 申请（专利权）人： | 华南理工大学 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08;H03M13/11 |
| 代理公司： | 广州市华学知识产权代理有限公司 44245 | 代理人： | 罗观祥 |
| 地址： | 510640 广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 自适应 ldpc nand 闪存 差错 控制器 | ||
1.一种基于自适应LDPC码的NAND闪存差错控制器，其特征在于，包括：码率为0.9的LDPC码编码器、码率为0.7的LDPC码编码器、码率为0.5的LDPC码编码器、第一选择器、码率为0.9的LDPC码译码器、码率为0.7的LDPC码译码器、码率为0.5的LDPC码译码器、第二选择器、擦写次数记录模块和NAND闪存控制器；所述的码率为0.9的LDPC码编码器、码率为0.7的LDPC码编码器和码率为0.5的LDPC码编码器均作为第一选择器的输入端；所述的码率为0.9的LDPC码译码器、码率为0.7的LDPC码译码器和码率为0.5的LDPC码译码器均作为第二选择器的输出端；所述的擦写次数记录模块的输入端连接NAND闪存控制器，第一选择器和第二选择器均与输出端连接；所述的第一选择器的输出端与NAND闪存控制器的数据输入接口相连，第二选择器的输入端与NAND闪存控制器的数据输出接口相连。
2.根据权利要求1的基于自适应LDPC码的NAND闪存差错控制器，其特征在于，所述第一选择器根据擦写次数记录模块送入的状态信号，从三个信号输入端选择一个信号送到输出端。
3.根据权利要求2的基于自适应LDPC码的NAND闪存差错控制器，其特征在于，所述第二选择器的根据擦写次数记录模块送入的状态信号，把输入的信号送到三个信号输出端的其中一个输出端。
4.根据权利要求2的基于自适应LDPC码的NAND闪存差错控制器，其特征在于，所述状态信号的变化具有三个阶段：
第一个阶段：当NAND闪存的擦写次数小于等于1000时，第一选择器选取码率为0.9的LDPC码编码器输出的数据，第二选择器选取码率为0.9的LDPC码译码器进行译码；
第二个阶段：当NAND闪存的擦写次数大于1000小于等于3000时，第一选择器选取码率为0.7的LDPC码编码器输出的数据，第二选择器选取码率为0.7的LDPC码译码器进行译码；
第三个阶段：当NAND闪存的擦写次数大于3000时，第一选择器选取码率为0.5的LDPC码编码器输出的数据，第二选择器选取码率为0.5的LDPC码译码器进行译码。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华南理工大学，未经华南理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510098969.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种嵌入式零件保护器
- 下一篇：刻录系统及刻录方法
