[发明专利]晶片封装体及其制造方法

说明书

技术领域

本发明是关于一种封装体及其制造方法，且特别是有关于一种晶片封装体及其制造方法。

背景技术

在各项电子产品要求多功能且外型尚须轻薄短小的需求之下，各项电子产品所对应的半导体晶片，不仅其尺寸微缩化，当中的布线密度亦随之提升，因此后续在制造半导体晶片封装体的挑战亦渐趋严峻。其中，晶圆级晶片封装是半导体晶片封装方式的一种，是指晶圆上所有晶片生产完成后，直接对整片晶圆上所有晶片进行封装制程及测试，完成之后才切割制成单颗晶片封装体的晶片封装方式。在半导体晶片尺寸微缩化、布线密度提高的情形之下，晶片封装体在结构设计以及其制造方法上亦渐趋复杂。因此，不仅对各项在晶片封装体制造过程中所涉及制程要求提高，导致成本增加，尚具有良率降低的风险。据此，一种还可靠、更适于量产的晶片封装体及其制造方法，是当今晶片封装工艺重要的研发方向之一。

发明内容

本发明提供一种晶片封装体及其制造方法，其主要封装层叠如绝缘层、重布局层以及封装层仅需制作于半导体晶片的一面。因此晶片封装体中封装层叠仅需在半导体晶片的该面进行一次，即完成位于半导体晶片的电性导通路径，具有显著地降低制作成本的特殊功效。此外，半导体晶片的另一面在不涉及上开封装层叠的制作，因此半导体晶片的另一面可以是平坦平面，据此更能增加其在光学上应用的功能性，或是其与其他晶片封装体的堆叠上的简便性。

本发明的一态样提出一种晶片封装体，包含半导体晶片、穿孔、绝缘层、重布局层以及封装层；半导体晶片具有电子元件以及导电垫，导电垫与电子元件电性连接且配置于半导体晶片的上表面；穿孔自半导体晶片的下表面朝上表面延伸并暴露出导电垫；绝缘层自下表面朝上表面延伸，部分绝缘层位于穿孔之中，其中绝缘层具有开口以暴露出导电垫；绝缘层自下表面朝上表面延伸，部分重布局层位于穿孔之中，其中重布局层通过开口与导电垫电性连接；封装层自下表面朝上表面延伸，部分封装层位于穿孔之中。

在本发明的一实施方式中，上述半导体晶片的上表面是平坦表面。

在本发明的一实施方式中，上述穿孔包含凹部以及导孔，凹部自下表面朝上表面延伸，导孔自凹部朝上表面延伸，以暴露出导电垫，其中凹部的宽度大于导孔的宽度。

在本发明的一实施方式中，上述凹部的深度大于导孔的深度。

在本发明的一实施方式中，上述导孔的宽深比小于2。

在本发明的一实施方式中，晶片封装体进一步包含导电结构，导电结构位于下表面下，且与重布局层电性连接。

在本发明的一实施方式中，上述电子元件是感光元件。

在本发明的一实施方式中，晶片封装体进一步包含滤光层，该滤光层配置于上表面上。

在本发明的一实施方式中，晶片封装体进一步包含耐磨层，耐磨层配置于上表面上。

在本发明的一实施方式中，晶片封装体进一步包含疏水层，疏水层配置于该上表面上。

本发明的另一态样提出一种晶片封装体的制造方法，包含：提供半导体晶圆，半导体晶圆包含至少二半导体晶片相邻排列，半导体晶圆具有上表面及下表面，各半导体晶片的至少一侧具有至少一导电垫于上表面；形成至少二穿孔，至少二穿孔分别对应至少二半导体晶片，各穿孔自下表面朝上表面延伸，以暴露出各导电垫；形成绝缘层，绝缘层自下表面朝上表面延伸，部分绝缘层位于穿孔之中，其中绝缘层具有至少二开口以暴露出各导电垫；形成重布局层，重布局层自下表面朝上表面延伸，部分重布局层位于穿孔之中，其中重布局层通过开口与各导电垫电性连接；以及形成封装层，封装层自下表面朝上表面延伸，部分封装层位于穿孔之中。

在本发明的一实施方式中，上述形成穿孔的步骤包含形成至少二凹部，至少二凹部分别对应至少二半导体晶片，且自下表面朝上表面延伸；以及形成导孔，导孔自凹部朝上表面延伸，以暴露出导电垫。

在本发明的一实施方式中，晶片封装体的制造方法进一步包含形成至少二导电结构，至少二导电结构分别对应至少二半导体晶片且配置下表面下，且与重布局层电性连接。

在本发明的一实施方式中，上述导电结构是指锡球。

在本发明的一实施方式中，晶片封装体的制造方法进一步包含形成至少二焊接垫，至少二焊接垫分别对应至少二半导体晶片且配置下表面下，且与重布局层电性连接；以及形成焊接线，焊接线与焊接垫电性连接。

在本发明的一实施方式中，晶片封装体的制造方法进一步包含形成钝化层，钝化层位于上表面上且覆盖各半导体晶片。