[发明专利]一种BCH软解码算法及其实现电路

说明书

技术领域

本发明属于纠错控制编码技术领域，具体为一种BCH软解码算法及实现该解码算法的电路结构。

背景技术

纠错控制编码广泛运用在各类通信系统中，除了能够增加通信的可靠性之外，引入纠错编码还可以减小通信系统的功耗，提升系统的能量效率。通过编码，发射端可以在更小的发射功率下达到相应的可靠性指标。当发射端由于引入纠错控制编码而节省的功耗大于编解码的功耗时，就可以获得系统功耗的降低和能量效率的提升。

 BCH码的编码增益与解码算法相关，软解码可以达到更好的编码增益，但是相比于硬解码，软解码的代价要更高。软解码的代价主要体现在：1.更多解码迭代次数：最常用的II型Chase BCH解码算法，需要对所有测试序列进行一次硬解码过程，迭代次数等于BCH码最多能纠正的错误个数。2.额外的硬件开销，软解码除了硬解码模块之外，还要增加额外的模块，计算并比较候选码字与原始未进行硬判决的序列之间的欧氏距离，这其中涉及到的乘加、比较运算，都要占用相当大的面积，并造成大量的功耗。因此，在获得比硬解码更好的编码增益的前提下，降低软解码的代价，是亟待解决的问题。

发明内容

本发明针对现有BCH软解码代价高的问题，对传统的II型Chase解码算法进行了改进，设计了一种新的BCH软解码算法，并设计了实现该算法的电路结构。该算法在传统Chase算法的基础上，减少了迭代次数，并避免了欧式距离的计算与比较，提升了解码效能。

本发明提出的BCH软解码算法，具体步骤为：

（1）设置最小错误数为码型的最大可纠正错误数t，接收输入码字和可信度最小的t个位置；

（2）根据输入码字和可信度最小的t个位置生成测试序列，即，原输入码字在其可信度最小的t个位置上，其值为码字本身的原值或该原值取反；测试序列的集合即为这种序列的所有排列组合情况；

（3）对生成的测试序列进行BCH硬解码；

（4）若测试序列的硬解码结果显示序列中无错，停止软解迭代，将该测试序列存入候选码字缓存；若测试序列的硬解码结果显示序列中错误数量超过纠错范围，则放弃该序列；若测试序列的硬解码结果显示序列中错误可纠正，则比较该序列中错误数量与已解码的可纠正测试序列中最小错误数；若序列中错误数量小于已解码的可纠正测试序列中最小错误数，则将本次解码后的测试序列存入候选码字缓存，并更新最小错误数为此测试序列的错误数；若序列中错误数量大于已解码的可纠正测试序列中最小错误数，放弃该序列；

完成以上步骤后，若仍有测试序列未解码，则返回步骤（2)继续对剩余的测试序列进行硬解码及之后的步骤。若所有测试序列均已解码完成，则停止软解迭代。

在停止迭代后，判断迭代过程中硬解码模块是否解出过有效码字，若没有则控制候选码字缓存输出全零，解码正确信号设为无效；否则输出候选码字缓存中的内容，解码正确信号设为有效。

实现该算法的解码电路结构包括硬解码模块、有限状态机、测试序列生成模块和候选码字缓存四个模块。整个解码电路在有限状态机的控制下完成解码算法。有限状态机根据解码电路的控制输入，控制测试序列生成模块生成每次解码迭代解码的测试序列。此外，有限状态机与硬解码模块进行控制交互、数据交互，控制硬解码电路完成解码算法。解码过程中有限状态机控制将符合条件的候选码字存入候选码字缓存中。硬解码模块对解码过程中每次迭代生成的测试向量进行硬解码，并向有限状态机输出错误标志、错误数信号、解码成功标志、错误位置向量、开始/结束标志。这些信号中错误标志表征测试序列是否有错误，错误数信号表示输入硬解码模块的码字中所含的错误数、解码成功标志表征输入码字中的错误是否可纠正、错误位置向量表征了错误的位置，在有错的位置为1其余为0，开始/结束标志表示输出错误位置向量的开始时刻与结束时刻。

本发明中，在外界输入开始信号有效时开始解码过程，当硬解码模块解码出无错的测试序列，即错误标志无效，则有限状态机控制停止解码迭代，缓存并输出该测试序列；在硬解码模块解码出有错但可纠正的测试序列时，有限状态机判断其是否小于错误数，据此判断是否将接收其解码结果并存入候选码字缓存，以及是否更新最小错误数；若硬解码模块解码出不可纠正的测试序列，有限状态机直接丢弃其解码结果；每一次硬解码过程结束，有限状态机根据当前是否有未解码的测试序列确定是否需要停止解码迭代；停止迭代后有限状态机根据迭代过程中硬解码模块是否解出过有效码字判断解码是否成功，并控制候选码字缓存，若解码成功则输出缓存内数据，否则输出全零。