[发明专利]LED发送卡级联接口

说明书

技术领域

本发明涉及LED显示系统技术领域，特别是涉及一种LED发送卡级联接口。

背景技术

LED(发光二极管)发送卡是LED显示系统的重要部分。LED发送卡的功能包括：接收信号源发送的图像或视频信号，经过缓存后发送给接收卡；负责对整个LED显示系统的控制。此外发送卡还需要有级联功能。当发送卡输出的最大图像分辨率小于输入图像分辨率时，需要与其他发送卡级联从而完成输入图像的显示。例如，输入图像的分辨率是1920x960，发送卡的最大输出能力是960x960，这样就需要2块发送卡相级联才能输出1920x960的图像。如图1所示，发送卡A接收到1920x960图像信号，裁剪图像信号的左半部分发送到LED墙的左半部分，发送卡A把1920x960图像信号通过级联接口发送给发送卡B，发送卡B裁剪图像信号的右半部分发送到LED墙的右半部分，从而实现图像信号的完整输出。

现在LED发送卡的级联功能一般是使用标准的DVI(Digital Visual Interface，数字视频接口)或HDMI(High Definition Multimedia Interface，高清晰度多媒体接口)实现。但是当需要传输图像较大时，现有的LED发送卡级联接口的硬件电路较复杂，调试时往往问题较多。

发明内容

基于此，有必要针对上述问题，提供一种硬件电路简单的LED发送卡级联接口。

一种LED发送卡级联接口，包括物理层和FPGA上的链路层，物理层包括第一连接器、均衡芯片、第二连接器，链路层包括SERDES IP核、数据解绑定模块、数据解码模块、第一时钟域转换模块、第二时钟域转换模块、数据编码模块；

第一连接器接收上一级发送卡或信号源发送的图像数据，将图像数据通过各SERDES链路发送至均衡芯片；均衡芯片对图像数据进行均衡处理，将均衡处理后的图像数据通过各SERDES链路发送至SERDES IP核；SERDES IP核对均衡处理后的各路图像数据进行处理，将处理后的各路图像数据发送至数据解绑定模块；数据解绑定模块根据处理后各路图像数据中的通道绑定码将各路图像数据对齐，并将对齐后的各路图像数据发送给数据解码模块；数据解码模块将对齐后的各路图像数据中的控制码元剔除，得到RGB数据，并发送给第一时钟域转换模块；第一时钟域转换模块将RGB数据转换到FPGA应用侧的时钟域；

第二时钟域转换模块接收FPGA应用侧向链路层发送的图像RGB数据，将图像RGB数据转换到SERDES IP核的时钟域，并发送给数据编码模块；数据编码模块对时钟域转换后的图像RGB数据进行编码处理并发送给SERDES IP核；SERDES IP核将编码处理的图像RGB数据通过各SERDES链路发送至第二连接器；第二连接器将接收的图像RGB数据发送到下一级发送卡。

本发明LED发送卡级联接口，基于高速SERDES接口进行设计，支持SERDES串行链路，数据带宽高，可支持分辨率为3840x2160及其以下的图像信号级联传输；包括物理层和链路层，简化了LED发送卡级联接口的硬件电路，可靠性高，易于实现。在传输图像较大时，相较于现有技术中LED发送卡级联接口电路较复杂的缺陷，本发明实现的LED发送卡级联接口的电路简单，且能保证大图像数据的高效传输。

附图说明

图1为现有技术中通过LED发送卡级联实现图像信号完整输出的示意图；

图2为本发明LED发送卡级联接口实施例的结构示意图；

图3为本发明数据编码模块实施例的接收示意图。

具体实施方式

为了更好的理解本发明解决的技术问题、采取的技术手段和达到的技术效果，下面结合附图对本发明LED发送卡级联接口的具体实施方式做详细描述。需要说明的是，文中提及的第一、第二字眼仅仅为了区分同一类型器件，并不对器件的顺序和数量加以限定。

如图1所示，一种LED发送卡级联接口，包括物理层100和FPGA(Field－Programmable Gate Array，现场可编程门阵列)上的链路层200，物理层100包括第一连接器110、均衡芯片120、第二连接器130，链路层200包括SERDES (SERializer/DESerializer，串行器/解串器)IP核(Intellectual Property core)210、数据解绑定模块220、数据解码模块230、第一时钟域转换模块240、第二时钟域转换模块250、数据编码模块260；