[发明专利]一种基于FPGA的EtherCAT主站装置有效
申请号: | 201510107162.X | 申请日: | 2015-03-11 |
公开(公告)号: | CN104702474B | 公开(公告)日: | 2018-02-23 |
发明(设计)人: | 宋宝;唐小琦;徐健;张航天;周开城;周向东;谢远龙;陈天航;余晓菁 | 申请(专利权)人: | 华中科技大学 |
主分类号: | H04L12/40 | 分类号: | H04L12/40 |
代理公司: | 华中科技大学专利中心42201 | 代理人: | 李智 |
地址: | 430074 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 fpga ethercat 装置 | ||
技术领域
本发明属于工业以太网现场总线通信领域,具体涉及一种基于FPGA的EtherCAT主站装置。
背景技术
随着电子和通信技术的进步,工业自动化控制由传统的点对点的集中控制模式逐渐转变为基于网络化的现场总线通信控制模式。现场总线控制系统将工业现场的控制、监测等设备通过串行信号的方式集成在一个通信网络中,具有全数字、双向和串行多节点等优点。基于工业以太网的现场总线通信系统可以实现百兆以太网的高速、低抖动的控制,广泛应用于各种高速高精度的运动控制系统当中。
EtherCAT是一种基于工业以太网的现场总线通信协议,因其广泛的适用性、刷新周期短和同步性能好等优点,已在各类控制系统中得到了广泛的认可和应用。
专利文献CN201310344639.7公开了一种基于Linux的EtherCAT主/从站控制系统及方法,其EtherCAT主站采用带有网卡的Intel X86硬件平台,用于将相关控制指令发送给EtherCAT主站模块,然后编码为EtherCAT报文后由以太网口发送以实现数控系统的控制运算任务。
专利文献201310542835.5公开了一种基于EtherCAT网络的监控系统,其采用PC机作为主站,与多个从站串联组成一个网络,用于实现远距离情况下对所视环境的监控及执行机构的远程控制操作。
专利文献201310385168.4公开了一种EtherCAT现场总线的信息智能终端系统,包括EtherCAT主站和具有EtherCAT总线接口的信息智能终端,能直接采集、传递与监控车间生产信息。
现有的EtherCAT主站的实现方案大部分是采用倍福公司在Windows操作系统下基于PC机的解决方案,当然也有基于Linux操作系统和Android操作系统的嵌入式解决方案。其硬件方案绝大部分采用处理器CPU外扩网卡的芯片的通用体系架构,CPU用来分别处理EtherCAT协议的数据链路层和应用层。但是现有的这种EtherCAT主站实现方案利用CPU和网卡配合来处理数据帧的收发操作,降低了数据帧收发的稳定性,同时网卡单缓存的操作模式也降低了数据收发的效率,造成了应用于工业环境的稳定性问题和效率问题;其次,这种主站方案的EtherCAT主站不能广泛地兼容各种操作系统,移植难度较大,造成了平台资源的兼容性问题;最后,对于实时性要求严格的控制系统,利用软件中断确保实时并不能满足工业要求,造成了实时性的丢失,不利于高精度的实时控制系统。
发明内容
针对现有技术的以上缺陷或改进需求,本发明目的在于提出一种基于FPGA的EtherCAT主站实现装置,其通过利用FPGA并行处理和硬件实现特性,基于硬件实现EtherCAT协议,实现了高效率和高稳定性的EtherCAT协议处理,同时基于FPGA实现的通信装置还分别集成了PCI接口和ARM接口,可以方便地兼容不同的操作系统平台。
为实现上述目的,本发明采用的具体技术方案如下:
一种基于FPGA的EtherCAT主站实现方法及装置,其通过利用FPGA的硬件特性和并行处理特性处理EtherCAT协议的数据链路层和应用层,从而实现在FPGA上集成EtherCAT的通信功能,并灵活地接入不同种类的CPU操作系统中集成具有EtherCAT工业以太网现场总线通信接口的功能,其特征在于,
该装置包括PCI/ARM扩展接口、FPGA模块、PHY芯片、网络隔离变压器和EtherCAT总线接口RJ45,其中,
所述FPGA模块通过所述PCI/ARM扩展接口接收CPU传送给FPGA模块的数据,并通过其内部的EtherCAT协议驱动模块将CPU的指令数据按照EtherCAT协议进行封装和调度,组成EtherCAT数据帧在FPGA模块内通过数据帧发送模块发送给PHY芯片;所述PHY芯片将接收到的EtherCAT数据帧转换为差分信号,通过网络隔离变压器后,将其发送至EtherCAT网络之中并利用所述EtherCAT总线接口RJ45输入各从站;各个从站收到EtherCAT数据帧后进行相应的处理后返回主站,在经过网络隔离变压器和PHY芯片后,进入到FPGA模块中,在该FPGA模块中数据帧被解析,以供CPU进行读取状态和反馈数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华中科技大学,未经华中科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510107162.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:车载信息系统及其组网方法
- 下一篇:网络测试系统