[发明专利]一种基于单FIFO的双倍时钟双向数字延迟方法

说明书

技术领域

本发明属于信号处理技术，特别涉及数字信号延迟技术。

背景技术

延迟是信号处理的一个基本操作，随着数字技术的发展，数字延迟线在雷达、通信等领域得到越来越广泛的应用。

数字延迟线一般是通过预设FIFO(先入先出队列)中数据存储区的长度来实现的。如图1所示，每一个数据时钟周期到来一个新数据，当需要延时N个时钟周期，则设置数据存储区的长度为N。开始时，每到来一个新数据，就向写指针指向的存储单元写入数据，直到已经写入了N个数据。然后，每到来一个新数据，向写指针指向的存储单元写入数据的同时从读指针指向的存储单元读取数据，实现输入数据与输出数据之间延时N个时钟周期。

在雷达回波信号模拟中，目标到雷达的距离可能会变化，导致回波信号的延迟变化(增大或减小)。在传统的基于FIFO的数字延迟线中，在延迟时长变化时，先将FIFO中的数据存储区清空，按照新的时长重新设置数据存储区大小后，等待数据装满再输出新的经过时延的数据。从清空FIFO到重新装满FIFO之间，存在一定的时间间隔，导致雷达回波信号模拟系统出现等待数据输出的空闲状态，如果FIFO的长度很大，会导致丢失1个甚至多个PRI(脉冲重复间隔)的数据。这样的空闲状态和真实的回波环境不相符，因此如何避免出现空闲状态显得非常重要。

发明内容

本发明所要解决的技术问题是针对背景技术的不足之处提供一种成本低廉、处理速度快的基于FIFO的数字延迟线实现方法。

本发明为解决上述技术问题所采用的技术方案是，一种基于单FIFO的双倍时钟双向数字延迟方法。本发明中使用的FIFO的控制信号的时钟频率为延迟线输入输出数据的时钟频率的2倍，通过控制FIFO的读使能、写使能信号，来控制FIFO的读写，进而控制FIFO的长度。其中，FIFO的写使能信号在每个读写时钟周期(即FIFO的控制时钟周期)进行改变，交替地有效、无效，而FIFO的读使能信号则根据FIFO当前的长度和需要的延迟来确定是否使能。

本发明一种基于单FIFO的双倍时钟双向数字延迟方法，该方法包括：

首先本发明使用的FIFO控制信号的时钟频率为延迟线输入输出数据时钟频率的2倍；

初始时，FIFO数据存储区无数据，初始设置FIFO的长度，并设置FIFO为读不使能状态，写使能信号则在每个读写控制周期翻转(从使能变不使能，或从不使能变使能)，需进行延时的数据不间断依序送入FIFO数据存储区；当数据存储区的长度达到设定的要求后，FIFO的写使能、读使能信号在每个读写控制周期同时翻转，FIFO的长度保持不变。如图2所示；

当输出数据相对于输入数据的延迟需要增加时，FIFO的写使能信号在每个读写控制周期翻转，读使能信号则在连续的2个或多个读写控制周期为不使能状态；直到FIFO的长度重新达到设定的要求后，设置FIFO写使能、读使能信号在每个读写控制周期同时翻转，此时FIFO的长度在新的长度要求下保持不变；在FIFO调整长度增加的过程中，FIFO没有读出新的数据，所以延迟线的输出保持原来的数据，即数据被重复。如图3所示。

当输出数据相对于输入数据的延迟需要减少时，FIFO的写使能信号在每个读写控制周期翻转，读使能信号则在连续的2个或多个读写控制周期为使能状态，直到FIFO的长度重新达到设定的要求后，设置FIFO写使能、读使能信号在每个读写控制周期同时翻转，此时FIFO的长度在新的长度要求下保持不变；在FIFO调整长度变短的过程中，FIFO连续地输出两个或多个数据，而延迟线只输出每2个数据中的1个，即有数据被丢失。如图4所示。

本发明充分考虑了FIFO的工作特点，采用2倍的时钟频率来控制FIFO的读写使能信号，而不是控制数据本身的方法，在极短的时间内实现FIFO长度的重配置。

本发明的有益效果是：

1、通过采用双倍时钟，大大提高了延迟线长度变化时的效率，在FIFO的长度调整步长为m时，FIFO的调整时间不超过[1+m/2]个输入输出数据的时钟周期；一般的雷达回波信号模拟系统中，调整步长为1，所以调整时间不超过2个输入输出数据的时钟周期，可以更好地模拟出真实的雷达回波环境；

2、延迟线变短或变长的过程类似，FIFO的调整时间几乎相同；