[发明专利]一种移位寄存器、栅极驱动电路和相关装置

说明书

技术领域

本发明属于显示技术领域，尤其涉及一种移位寄存器、栅极驱动电路和相关装置。

背景技术

TFT LCD(Thin Film Transistor-Liquid Crystal Display，薄膜晶体管液晶显示器)，因其超薄节能而发展迅速。TFT LCD中要用到移位寄存器，目前，通过GOA(Gate on Array)方法实现的移位寄存器不但能够集成在栅极驱动集成电路(IC)上，还能减少一道显示面板的制作工序，因此，节约成本，所以近几年来，GOA技术被广泛应用于液晶显示器制造工艺中。

传统的GOA结构如图1所示，包括多个分层且级联的移位寄存器S/R(1)、S/R(2)、S/R(3)…S/R(N)。每一移位寄存器S/R(n)(1≤n≤N)通过自身的信号输出OUTPUT端将扫描信号输出到与之对应的栅线G(n)，并将扫描信号输出到S/R(n-1)的复位信号RESTE端和S/R(n+1)的信号输入INPUT端，所述扫描信号分别对S/R(n-1)和S/R(n+1)起到复位和启动的作用，其中，S/R(1)的信号输入端输入帧起始信号STV，且各移位寄存器通过参考信号VSS端输入VSS，能够实现逐行扫描的目的。

上述移位寄存器单元S/R(n)的内部结构示意图如图2所示，包括10个薄膜场效应晶体管(TFT，Thin Film Transistor)(图2中分别以M1、M2、M3、M4、M5、M6、M7、M9、M11、M12进行标识)和1个存储电容CAP(图2中以C1标识)，其中：M4和M5的源漏极分别连接后与信号输入端(INPUT)连接，M4的栅极连接自己的源极；M1的源极与第一时钟信号端(VCLK)连接，M1的漏极与C1的右侧连接，M1的栅极与C1的左侧连接，M11栅极连接C1的左侧，源极连接M9的漏极，漏极连接VSS；M3和M7的栅极都连接M9的漏极，源极分别连接C1的左侧和右侧，漏极都连接VSS；M9的栅源极与第二时钟信号端(VCLKB)连接；M12的栅极连接第二时钟信号端，M12的漏极与Vss连接，M12的源极连接C1的右侧；M2和M6的源极分别连接C1的左侧和右侧，漏极均与VSS连接，栅极与RESET信号连接。

第一时钟信号端和第二时钟信号端为一对时序相同，相位相反的矩形波，其高低电平各占50％。当INPUT信号被触发之后，会在OUT端输出一个矩形脉冲即栅极信号，栅极信号的下降沿对像素电压耦合产生的电压降(△Vp)是影响像素电压准确性的重要因素之一，为了减少电压降对像素电压的影响，现有技术中在Tcon(时序控制寄存器)中实现MLG(Multi-level Gate)功能以降低栅极信号的下降沿对像素电压耦合产生的电压降(△Vp)。MLG功能的原理是在栅极信号的上升沿和下降沿增加一个VGH(开启电压)和VGL(关闭电压)的中间电压，其可以有效降低△Vp。

由于现有技术在Tcon中实现MLG功能，一方面增加了驱动电路(Driver IC)的复杂度和电路板的布局空间，另一方面也增加了驱动电路的制造成本。

发明内容

本发明实施例提供一种移位寄存器及栅极驱动电路，用以在移位寄存器上集成MLG功能，降低驱动电路的复杂度和电路板的布局空间，降低驱动电路的制造成本。

本发明实施例提供一种移位寄存器单元，包括输入模块、上拉模块、下拉模块、电压调制模块和输出模块；其中：

所述输入模块的输入端与信号输入端相连，输出端与第一节点相连；

所述上拉模块的输入端与第二时钟信号端相连，输出端与所述第一节点相连；

所述下拉模块的第一输入端与参考信号端相连，第一控制端与复位信号端相连；第二输入端与第二时钟信号端相连；第二控制端与第一节点相连，输出端与第二节点相连；

所述电压调制模块的第一输入端与第一时钟信号端相连，第二输入端与第二时钟信号端相连，第三输入端与第三时钟信号端相连，输出端与输出模块的第一控制端相连；

所述输出模块的输入端与第一时钟信号端相连，第一控制端与所述电压调制模块的输出端相连，第二控制端与所述第一节点相连，第三控制端与所述第二节点相连，输出端与栅极信号输出端相连；

在扫描信号输出阶段，在所述第一时钟信号端的控制下，栅极信号输出端输出栅极信号，实现栅极信号的输出功能；以及在所述第三时钟信号的控制下，电压调制模块导通所述第一时钟信号端和第二时钟信号端，实现在栅极信号输出的上升沿和下降沿增加开启电压VGH和关闭电压VGL的中间电压的功能。

所述电压调制模块包括第八开关晶体管；