[发明专利]有限域GF(2^227)上的乘法器及模乘算法

权利要求书

1.有限域GF(2^227)上的乘法器，其特征在于，将一个操作数由低位至高位划分为固定字长的若干部分，对各部分与另一操作数按位相乘的部分积进行模加，模乘器具体包括：

部分积叠加模块、第一寄存器、第一累加模块、第二寄存器、第二累加模块、第三寄存器、模加模块、第四寄存器，其中：

部分积叠加模块，其输入端接操作数信号，其输出端与第一寄存器输入端连接，输出操作数按位相乘部分积的叠加结果至第一寄存器输入端；

第一寄存器，其输出端与第一累加模块输入端连接，输出寄存的部分积叠加结果至第一累加模块；

第一累加模块，其输出端与第二寄存器输入端连接，输出第一累加结果至第二寄存器；

第二寄存器，其输出端与第二累加模块输入端连接，输出寄存的第一累加结果至第二累加模块；

第二累加模块，其输出端与第三寄存器输入端连接，输出第二累加结果至第三寄存器；

第三寄存器，其输出端与模加模块第一输入端连接，输出寄存的第二累加结果至模加模块；

模加模块，其第二输入端与第四寄存器输出端连接，其输出端与第四寄存器输入端连接，模加模块对第二累加结果进行组合逻辑运算得到模乘结果，第四寄存器寄存模乘结果并将该模乘结果反馈至模加模块作为下一次模加运算的输入数据。

2.根据权利要求1所述的有限域GF(2^227)上的乘法器，其特征在于，所述第一和/或第二累加模块为2级异或树链结构的累加模块。

3.有限域GF(2^227)上的模乘算法，其特征在于，利用权利要求1所述的乘法器并采用数字串行的执行方式完成模乘运算，包括如下步骤：

A.将两个乘数填位表示成位宽m为227bit的第一操作数、第二操作数；

B.将第一操作数由低位至高位依次划分为字长是57bit的第一至第四部分，将第一操作数的每一部分依次与第二操作数按位相乘所得的部分积叠加后再模加。

4.根据权利要求3所述的有限域GF(2^227)上的模乘算法，其特征在于，步骤B中所述的部分积按如下方法得到：采用AOP型约减式进行冗余表示后的约减多项式f(x)＝x²²⁷+1对第二操作数循环左移以确定第二操作数的下一操作位，采用并行方式计算第一操作数每一部分与第二操作数每一操作位的积。

5.根据权利要求3或4所述的有限域GF(2^227)上的模乘算法，其特征在于，步骤B具体包括如下状态：

a.第一寄存器寄存第一操作数的第一部分与第二操作数按位相乘的部分积叠加结果，导入第一操作数第二部分并进入状态b；

b.第一寄存器寄存的数据经第一累加器处理后得到第一累加结果，第一累加结果寄存在第二寄存器中，第一操作数的第二部分与第二操作数按位相乘的部分积叠加结果寄存在第一寄存器中，导入第一操作数第三部分并进入状态c；

c.第二寄存器寄存的数据经第二累加器处理后得到第二累加结果，第二累加结果寄存在第三寄存器中，第一寄存器寄存的数据经第一累加器处理后得到第一累加结果，第一累加结果寄存在第二寄存器中，第一操作数第三部分与第二操作数按位相乘的部分积叠加结果寄存在第一寄存器中，导入第一操作数第四部分并进入状态d；

d.模加器对第二累加结果进行组合逻辑运算得到第一次模乘结果，第二寄存器寄存的数据经第二累加器处理后得到第二累加结果，第二累加结果寄存在第三寄存器中，第一寄存器寄存的数据经第一累加器处理后得到第一累加结果，第一累加结果寄存在第二寄存器中，第一操作数第四部分与第二操作数按位相乘的部分积叠加结果寄存在第一寄存器中；

e.模加器对第二累加结果、第一次模乘结果进行组合逻辑运算得到第二次模乘结果，第二寄存器寄存的数据经第二累加器处理后得到第二累加结果，第二累加结果寄存在第三寄存器中，第一寄存器寄存的数据经第一累加器处理后得到第一累加结果，第一累加结果寄存在第二寄存器中；

f.模加器对第二累加结果、第二次模乘结果进行组合逻辑运算得到第三次模乘结果，第二寄存器寄存的数据经第二累加器处理后得到第二累加结果，第二累加结果寄存在第三寄存器中；

g.模加器对第二累加结果、第三次模乘结果进行组合逻辑运算得到最后的模乘结果。