[发明专利]一种高速缓冲存储器及路预测方法

权利要求书

1.一种高速缓冲存储器，包括多路组相联的数据高速缓冲结构，其特征在于，还包括：与所述多路组相联的数据高速缓冲结构连接的路预测单元，所述路预测单元包括标志记录缓冲器和路记录缓冲器；

所述标志记录缓冲器，用于保存写入数据高速缓冲的标志位；所述路记录缓冲器，用于保存该标志位所在路的信息；

内核指令根据所述标志位信息和所述标志位所在路的信息，确定对所述多路组相联的数据高速缓冲中的一路或多路数据高速缓冲进行读取操作；

当内核指令的标志位写入到数据高速缓冲的标志位存储器时，如果所述标志记录缓冲器不包含该标志位，则对该标志位进行保存；同时，如果该内核指令要将标志位写入到所述多路组相联数据高速缓冲中的其中一路数据高速缓冲时，则将所述路记录缓冲器对应该路数据高速缓冲的相应比特位设置为第一电平；或

当内核指令的标志位写入到数据高速缓冲的标志位存储器时，如果所述标志记录缓冲器已经包含该内核指令的标志位，则所述标志记录缓冲器保持不变；同时，如果该内核指令所要写入到一路数据高速缓冲的信息与所述路记录缓冲器中的信息一致，则所述路记录缓冲器保持不变；如果该内核指令所要写入到一路数据高速缓冲的信息与所述路记录缓冲器中的信息不一致，则将所述路记录缓冲器对应该路数据高速缓冲的相应比特位设置为第一电平。

2.根据权利要求1所述的高速缓冲存储器，其特征在于，还包括：与所述多路组相联的数据高速缓冲结构路数量相同的逻辑单元，所述逻辑单元用于对原有的一路数据高速缓冲读取有效信号与所述路预测单元输出的该路数据高速缓冲的有效标志信号做逻辑与操作，生成该路数据高速缓冲新的读取有效信号；

当内核指令从所述多路组相联的数据高速缓冲中读取数据时，所述路预测单元将根据该内核指令的标志位查找所述标志记录缓冲器，如果所述标志记录缓冲器不包含该内核指令的标志位，则所述路预测单元输出的多路组相联的数据高速缓冲的有效标志信号都为第一电平，该内核指令无需对多路组相联数据高速缓冲同时执行读取操作；如果所述标志记录缓冲器包含该内核指令的标志位，同时，当路记录缓冲器对应所述多路组相联的数据高速缓冲中的一路数据高速缓冲的相应比特位为第一电平，则所述路预测单元输出的该路数据高速缓冲的有效标志信号为第一电平，所述内核指令只需要对该路数据高速缓冲执行读取操作；当路记录缓冲器对应所述多路组相联的数据高速缓冲中的多路数据高速缓冲的相应比特位为第一电平，则所述路预测单元输出的所述多路数据高速缓冲的有效标志信号都为第一电平，所述内核指令需要对所述多路数据高速缓冲执行读取操作。

3.根据权利要求1或2所述的高速缓冲存储器，其特征在于，所述第一电平为高电平。

4.一种高速缓冲存储器的路预测方法，其特征在于，包括：

保存写入数据高速缓冲的标志位，以及该标志位对应的路信息；

内核指令根据所述标志位信息和所述标志位对应的路信息，确定对多路组相联的数据高速缓冲中的一路或多路数据高速缓冲进行读取操作；

当内核指令的标志位写入到数据高速缓冲的标志位存储器时，如果标志记录缓冲器不包含该标志位，则将该标志位进行保存；同时，如果该内核指令要将标志位写入到多路组相联数据高速缓冲中的其中一路数据高速缓冲时，则将对应该路数据高速缓冲的相应比特位设置为第一电平；或

当内核指令的标志位写入到数据高速缓冲的标志位存储器时，如果标志记录缓冲器已经包含该内核指令的标志位，则所述标志记录缓冲器保持不变；同时，如果该内核指令所要写入到一路数据高速缓冲的信息与路记录缓冲器中的信息一致，则所述路记录缓冲器保持不变；如果该内核指令所要写入到一路数据高速缓冲的信息与所述路记录缓冲器中的信息不一致，则将所述路记录缓冲器对应该路数据高速缓冲的相应比特位设置为第一电平。