[发明专利]基于高速DSP的通信板

说明书

技术领域

本发明涉及高速数据通信领域，更具体地，涉及一种基于高速DSP的通信板。

背景技术

现代通讯发展中，各式各样的数据通讯已经占据了重要地位；随着数据信号的成熟发展和大数据量处理需求的增加，对DSP技术的依赖性也越来越高。

在分布式系统中，分布式监控节点的设备在监测到数据以后，需要把数据传输到远程的服务监控终端(例如，工作站)进行进一步的分析。然而，如果各个节点中的至少一些所监测的数据量较大时，将会对分布式网络的数据传输带来极大的负荷。为了不对分布式数据传输造成阻塞，就需要设计出能够高速传输数据的通信板。

申请号为201010590964.8的中国发明专利公开一种FPGA通过DDR2接口与DSP通信的方法及装置。在此方法中，根据DDR2控制器的读写操作，从而通过DDR2接口代替原来的高速串行总线接口，实现FPGA与DSP的通信，降低数据传输实现成本。

申请号为201210401211.7的中国发明专利公开了一种基于乒乓机制的FPGA与DSP数据传输系统，包括双通道切换开关、FPGA、DSP和两存储器，通过FPGA控制双通道切换开关的开关状态，实现数据的交替存储和读取，节省等待时间，提高数据传输效率。

申请号为201210334228.4的中国实用新型专利公开了一种基于DSP和FPGA的高速数据采集处理系统，在该系统中，通过FPGA内部构建双口RAM，再由DSP通过DMA的方式读取数据，实现数据的高速传输。

然而上述现有技术均采用不同类型的处理芯片，对时序的控制也较为复杂，而且即使提高了处理速度也可能因网络阻塞而导致数据传输效率下降。

发明内容

本发明为了在确保传输路径畅通的前提下实现高速数据传输，提供了一种基于高速DSP的通信板，包括：高速DSP芯片、电源芯片、存储芯片、通信芯片，所述高速DSP芯片和存储芯片均为多片，其中，所述各片高速DSP芯片中的至少一些以分时复用的方式对数据进行编码，并将编码后的数据轮流存储到多片存储芯片中的至少几个中，所述各片高速DSP芯片中的另一些的至少一部分用于监控网路负荷，且剩余的高速DSP芯片用于作为上述编码用的或上述监控用的DSP芯片的备用芯片。

进一步地，所述电源芯片采用4相模组电源。

进一步地，所述DSP芯片与所述存储芯片的数量相同。

进一步地，所述通信芯片为基于4G网络的通信芯片。

进一步地，所述存储芯片为flash芯片。

进一步地，所述高速DSP芯片采用TI公司的TMS320F2812芯片。

进一步地，所述基于高速DSP的通信板还包括定时刷新模块，用于刷新所述存储芯片。

进一步地，所述编码包括压缩。

本发明的有益效果是：采用分时复用的原理，对数据进行瀑布式处理，提高了数据在通信之前被编码的效率；另一方面，能够根据网络的负荷情况确定通信的目标，从而降低了高速数据传输过程中可能经常遇到的网络阻塞的发生概率。

附图说明

图1示出了电源芯片的电路原理图。

图2示出了4片TMS320F2812芯片和4片flash芯片的数据信号连接示意图。

具体实施方式

根据本发明的一个实施例，基于高速DSP的通信板包括4片高速DSP芯片、1片电源芯片、4片存储芯片，以及1片通信芯片。图1示出了电源芯片的电路原理图，其中，电源芯片包括一个多相PWM控制芯片，8位的VID信号被输送给多相PWM控制芯片作为产生输出给高速DSP芯片的Vcore电压的基准。多相PWM控制芯片产生四路脉宽可调的方波，每相错开90度相位，送到四相的MOSFET驱动芯片去。驱动芯片受到方波的控制，以一定的间隔向上桥和下桥MOS管的栅极轮流送去方波，在一个周期的一定时间里上桥导通，另一段时间里下桥导通，电流分别经过上桥和下桥流过扼流圈，四相的电流合在一起，由滤波电容平滑就得到了输出的Vcore。当负载变化或者输出电压有偏差时，多相PWM控制芯片将监测到变化，相应地调整PWM方波信号的脉宽占空比，输出电压就受调节回到预定值。这样的电源芯片能够为本发明的高速处理提供稳定的电压，有助于维护工作器件的稳定性。