[发明专利]一种基于FPGA的微处理器PUF实现系统及其方法

权利要求书

1.一种基于FPGA的微处理器PUF实现系统，其特征在于，包括PUF特性采集模块和数据流生成模块，其中PUF特性采集模块包括中央控制单元、时钟调整单元、ALU单元、串口通信单元，数据流生成模块包括判决单元和后处理单元；中央控制单元的输出端分别与时钟调整单元、ALU单元和串口通信单元的输入端连接，负责控制FPGA开发板上程序的运行，保证各个单元间能协调一致地工作；时钟调整单元的输出端分别与中央控制单元和ALU单元的输入端连接，负责产生PUF特性提取模块的系统时钟和ALU单元的超频时钟，并能对其进行实时调整；ALU单元的输出端与串口通信单元的输入端连接，该单元在高频时钟驱动下运行，其运行结果反映了FPGA开发板上传输线路的延时特性；串口通信单元的输出端与判决单元输入端连接，负责PUF特性采集模块和数据流生成模块间的通信；判决单元的输出端与后处理单元输入端连接，负责接收PUF特性采集模块传输的数据，并通过判决机制转换成二进制数据；后处理单元负责将接收与判决单元传输的二进制数据通过线性移位寄存器生成m序列，并输出定长二进制响应；所述时钟调整单元产生30个时钟频率点，从400MHz至545MHz，间隔5MHz；所述ALU单元包括加法运算单元、乘法运算单元和除法运算单元。

2.一种基于FPGA的微处理器PUF实现方法，其特征在于，包括PUF特性数据采集方法和PUF物理实体标签生成方法，其中PUF特性数据采集方法包括如下步骤：

(1)初始化PUF特性数据采集模块的内部寄存器：将频率点计数器、轮数计数器、轮内次数计数器和各ALU运算单元指令执行正确次数计数器初始化为0；

(2)调整频率：根据当前频率计数器值设置相应的分频倍频系数，并进行频率的实时调整；

(3)运行ALU模块：频率调整完成后，各ALU运算单元在当前时钟频率驱动下运行6轮，每轮40次，统计每一轮指令执行正确的次数，若6轮统计数据在预设的误差范围内则将这6个统计数据求和作为该PUF物理实体在该频率点的PUF特性数据，转入步骤(4)，否则将这6个统计数据丢弃，将轮数计数器、轮内次数计数器、各ALU运算单元指令执行正确次数计数器均恢复初始值，重新运行步骤(3)；

(4)传送数据：将步骤(3)中采集到的某一频率点上该PUF物理实体的PUF特性数据发送给数据流生成模块供后续数据处理，并根据当前运行频率点判断数据采集过程是否结束，若频率点计数器已计至29则结束，否则频率计数器加1，并跳转至步骤(2)继续运行；

PUF物理实体标签生成包括如下步骤：

(1)通过判决机制生成二进制数据串：接收PUF特性采集模块传送来的各频率点统计数据，并根据如下判决规则生成3串60位的定长二进制数据串：

r=00ifpc/k≤0.101if0.1<pc/k≤0.510if0.5<pc/k≤0.911ifpc/k>0.1---(1)]]>

其中，k为总共运行的次数即k＝240，pc为执行正确的次数即PUF特性采集模块传送的每个频率点的统计数据；

(2)进行数据后处理：将步骤(1)中3个运算单元生成的定长60位的二进制数据串作为3个级数为60的线性移位寄存器的初始值，根据如下连接多项式各自生成一个m序列：

f(x)＝x⁶⁰+x+1 (2)

其中，x⁶⁰,x,1分别表示移位寄存器序列中第60级、第1级和第0级寄存器的当前状态，f(x)则表示当前状态下m序列的输出值，即第60级、第1级和第0级寄存器当前状态的异或值；

(3)输出PUF物理实体标签：根据所需输出的序列长度n，从步骤(2)中生成的m序列的第1位开始顺序选择长度为n的序列串c1,c2,c3，计算输出序列s＝c1+c2+c3(各序列对应位模二相加)，即得用于识别PUF物理实体的定长为n的二进制位串。