[发明专利]一种新型的封装缺陷检测方法和系统有效
申请号: | 201510124177.7 | 申请日: | 2015-03-20 |
公开(公告)号: | CN105044536B | 公开(公告)日: | 2018-11-13 |
发明(设计)人: | 游飞;张臻丙;黄贵平;黄广亮 | 申请(专利权)人: | 深圳康姆科技有限公司 |
主分类号: | G01R31/02 | 分类号: | G01R31/02 |
代理公司: | 深圳市深软翰琪知识产权代理有限公司 44380 | 代理人: | 吴雅丽 |
地址: | 518000 广东省深圳市宝安区石岩*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 新型 封装 缺陷 检测 方法 系统 | ||
本发明公开了一种新型的封装缺陷检测方法和系统,所述的系统包括MCU、电源模组、显示模组、DAC VI源产生模组、ADC量测模组和继电器控制模组;显示模组、电源模组、DAC VI源产生模组、ADC量测模组和继电器控制模组均与MCU相连;DAC VI源产生模组集成有D/A转换器和放大电路;DAC VI源产生模组为被测芯片提供测试用的激励电压或偏置电流;ADC量测模组集成有A/D转换器,用于检测被测芯片某一管脚处的电压值;继电器控制模组基于继电器的开关切换以实现DAC VI源产生模组和ADC量测模组与被测芯片的某一管脚对接。该新型的封装缺陷检测方法和系统易于实施,且能实现自动化检测。
技术领域
本发明涉及一种新型的封装缺陷检测方法和系统。
背景技术
在IC封装过程中,会通过打线(wire bonding)的方式,将金线/铜线/铝线链接到基导上,作为外部引脚的输出;如此,会出现下述封装缺陷问题。
第一、会出现漏打线情况,导致封装ic缺陷率大幅提高。
第二、会出现打线不良,虚焊、短路情况,导致封装ic缺陷率提高。
综上所述,研发IC封装缺陷检测仪器及方法,成为了技术人员亟需解决的问题。
发明内容
本发明所要解决的技术问题是提供一种新型的封装缺陷检测方法和系统,该新型的封装缺陷检测方法和系统易于实施,且能实现自动化检测。
发明的技术解决方案如下:
一种新型的封装缺陷检测系统,包括MCU、电源模组、显示模组、DAC VI源产生模组、ADC量测模组和继电器控制模组;
显示模组、电源模组、DAC VI源产生模组、ADC量测模组和继电器控制模组均与MCU相连;
DAC VI源产生模组集成有D/A转换器和放大电路;DAC VI源产生模组为被测芯片提供测试用的激励电压或偏置电流;
ADC量测模组集成有A/D转换器,用于检测被测芯片某一管脚处的电压值;
继电器控制模组基于继电器的开关切换以实现DAC VI源产生模组和ADC量测模组与被测芯片的某一管脚对接。
DAC VI源产生模组的放大电路包括运算放大器U1和U2;
D/A转换器的输出端经电阻R3接运算放大器U1的同向输入端;运算放大器U1的输出端经依次串联的电阻R2和R1接地;电阻R2和R1的连接点接运算放大器U1的反向输入端;
运算放大器U1的输出端依次经串接的电阻R27和R7接运算放大器U2的同向输入端;电阻R27和R7的连接点接待测芯片的某一管脚;本质上是电阻R27和R7的连接点经负载电阻RL接地;所述的负载电阻即待测芯片的某一管脚与地之间的内阻;
运算放大器U2的输出端与反向输入端短接;运算放大器U2的输出端还通过电阻R4接运算放大器U1的同向输入端。
R1~R4均为1000Ω;R27和R7均为10kΩ。
所述的新型的封装缺陷检测系统还包括与MCU相连的TTL通信模组;TTL通信模组用于MCU与外部的分选机的通信;分选机通过与MCU通信,依次将待测芯片送入新型的封装缺陷检测系统的检测位,实现自动连续的缺陷检测。
所述的新型的封装缺陷检测系统还包括与MCU相连的COM烧录模组。
被测芯片的封装形式包括:SOT23-5,SOT23-6,SOT23-3,SOP8,SOP8,DIP8和TO-220。
一种新型的封装缺陷检测方法,采用前述的新型的封装缺陷检测系统对待测芯片实施测量;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳康姆科技有限公司,未经深圳康姆科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510124177.7/2.html,转载请声明来源钻瓜专利网。