[发明专利]厚度减小且封装空间减小的半导体封装

权利要求书

1.一种包括半导体材料的器件，所述器件被配置为安装在具有衬底层引线附垫的衬底层表面上并且包括：

上平坦表面，进一步包括电有源区；

下平坦表面，基本平行于所述上平坦表面放置并且与所述上平坦表面相隔一个器件高度；

层架区，位于所述上平坦表面与所述下平坦表面之间，所述层架区的层架表面的层架高度小于所述器件高度；以及

器件引线附垫，与所述有源区电连通，

其中，所述器件引线附垫至少部分放置在所述层架区上，所述下平坦表面被配置为邻近所述衬底层放置，所述下平坦表面覆盖了所述衬底层表面除所述衬底层引线附垫之外的部分，并且所述器件被配置为经由所述器件引线附垫与所述衬底层引线附垫之间的电连接与所述衬底层电连通。

2.根据权利要求1所述的器件，其中，所述上平坦表面进一步包括至少部分围绕所述有源区的周界。

3.根据权利要求1所述的器件，其中，所述层架表面基本上平行于所述上平坦表面。

4.根据权利要求3所述的器件，进一步包括沿所述层架区的至少一部分横跨在所述层架表面与所述上平坦表面之间的层架壁。

5.根据权利要求3所述的器件，其中，所述层架壁基本上垂直于所述上平坦表面和所述层架表面。

6.根据权利要求2所述的器件，其中，所述层架区至少部分形成在周界区内。

7.根据权利要求6所述的器件，其中，所述器件引线附垫横跨在所述上平坦表面的至少一部分与所述层架区的至少一部分之间。

8.根据权利要求2所述的器件，其中，所述有源区横跨所述上平坦表面和所述层架区。

9.根据权利要求1所述的器件，其中，所述上平坦表面基本为矩形。

10.根据权利要求9所述的器件，其中，所述衬底层引线附垫通过移除所述层架的一部分而露出。

11.根据权利要求10所述的器件，其中，所述层架基本上位于所述上平坦表面的转角中。

12.根据权利要求11所述的器件，其中，在移除所述部分以露出所述衬底层引线附垫之前，所述层架区基本为矩形。

13.根据权利要求11所述的器件，其中，在移除所述部分以露出所述衬底层引线附垫之前，所述层架区基本为三角形。

14.根据权利要求10所述的器件，其中，为了露出所述衬底层引线附垫而移除的所述层架的所述部分包括穿过所述器件的通孔。

15.根据权利要求10所述的器件，其中，所述层架区为弯曲形状。

16.根据权利要求9所述的器件，其中，所述层架除了位于所述第一平坦表面的至少一个转角处之外，基本上沿所述第一平坦表面的一个边缘放置。

17.根据权利要求2所述的器件，进一步包括用于对所述层架和所述器件引线附垫进行封装的透光成型模。

18.根据权利要求17所述的器件，其中，所述成型模被进一步用于对所述第一平坦表面的至少一部分进行封装。

19.一种用于制造半导体器件的方法，包括以下步骤：

形成半导体晶圆，所述半导体晶圆包括上平坦表面、与所述上平坦表面相对的下平坦表面、以及晶圆周界边缘；

在所述晶圆中形成具有层架表面的层架，所述层架表面位于所述上平坦表面与所述下平坦表面之间；以及

将晶圆引线附垫附接到所述层架表面上。

20.根据权利要求19所述的方法，其中，在所述晶圆中形成具有层架表面的层架包括对所述上平坦表面进行刻蚀。

21.根据权利要求19所述的方法，进一步包括以下步骤：

在衬底层表面上形成衬底层引线附垫；

将所述半导体晶圆的下表面接合到所述衬底层表面上；以及

将所述晶圆引线附垫电连接到所述衬底层引线附垫上。

22.根据权利要求21所述的方法，进一步包括以下步骤：

移除所述层架的一部分；以及

将所述晶圆与所述衬底层表面对准，其中，所述衬底层引线附垫对应于所述层架的移除部分。