[发明专利]记忆单元及其制造方法

说明书

技术领域

本发明涉及一种半导体元件及其制造方法，特别是涉及一种记忆单元及其制造方法。

背景技术

非挥发性记忆体由于具有存入的数据在断电后也不会消失的优点，因此许多电器产品中必须具备此类记忆体，以维持电器产品开机时的正常操作。特别是，快闪记忆体(fl ash memory)由于具有可多次进行数据的存入、读取、抹除等操作，所以已成为个人电脑和电子设备所广泛采用的一种记忆体元件。

电荷捕捉快闪记忆体(charge-trapped flash memory)为目前常见的一种快闪记忆体。在电荷捕捉快闪记忆体中，利用由氧化物层-氮化物层-氧化物层所构成的电荷捕捉结构(即熟知的ONO层)取代浮置栅极。

随着元件积集度的提高，元件尺寸不断缩小，元件中每个构件的尺寸愈来愈小，彼此间的距离也愈来愈近。进而影响工艺裕度，并导致栅极间的干扰。

发明内容

本发明的目的在于，提供一种记忆单元及其制造方法，所要解决的技术问题是使其工艺具有足够的工艺裕度。

本发明的另一目的在于，提供一种记忆单元及其制造方法，所要解决的技术问题是使其可以降低栅极间的干扰。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种记忆单元的制造方法，包括在基底上形成穿隧介电层与第一导体层。在穿隧介电层与第一导体层的两侧分别形成沟渠。在沟渠中分别形成绝缘层，绝缘层的表面低于第一导体层的表面，裸露出第一导体层的第一侧壁。进行第一氧化工艺，以在第一导体层的表面与第一侧壁上形成第一氧化层。移除第一氧化层并移除部分绝缘层，以裸露出第一导体层的第二侧壁，第二侧壁呈阶梯状。进行第二氧化工艺，以在第一导体层的表面与第二侧壁形成第二氧化层。在第二氧化层以及绝缘层上形成一第一介电层。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的记忆单元的制造方法，其中所述第一氧化工艺与所述第二氧化工艺包括湿式热氧化法或干式热氧化法。

前述的记忆单元的制造方法，其中所述湿式热氧化法或干式热氧化法包括快速热氧化(Rapid Thermal Oxidation，RTP)法或现场水汽生成(In Situ Steam Generation，ISSG)法。

前述的记忆单元的制造方法，其中在所述沟渠中分别形成所述绝缘层的方法包括在所述基底上形成绝缘材料层，以填入所述沟渠中，并覆盖所述第一导体层。进行平坦化工艺，以移除所述第一导体层上的所述绝缘材料层，在所述沟渠中形成绝缘层。移除所述沟渠中部分的所述绝缘层。

前述的记忆单元的制造方法，其中移除所述第一氧化层并移除部分所述绝缘层的方法包括湿式蚀刻法或干式蚀刻法。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种记忆单元，包括第一导体层、穿隧介电层、阶梯状氧化层以及第一介电层。第一导体层位于基底上，其侧壁呈阶梯状。穿隧介电层位于第一导体层与基底之间。阶梯状氧化层覆盖于第一导体层的表面与侧壁上。第一介电层覆盖阶梯状氧化层。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的记忆单元，其中所述第一介电层呈阶梯状。

前述的记忆单元，还包括第二介电层以及第二导体层。所述第二介电层位于所述第一介电层上。所述第二导体层位于所述第二介电层上，所述第二导体层覆盖所述第一导体层。

前述的记忆单元，其中所述第一导体层包括上部、中部以及下部，所述上部的宽度小于所述中部的宽度，且所述中部的宽度小于所述下部的宽度。

前述的记忆单元，其中覆盖在所述上部与所述中部的交界处的上述阶梯状氧化层的厚度小于覆盖在所述上部的上述阶梯状氧化层的厚度，且小于覆盖在所述中部的上述阶梯状氧化层的厚度。

本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明记忆单元及其制造方法至少具有下列优点及有益效果：

本发明的记忆单元的制造方法，借由至少两侧的热氧化工艺氧化第一导体层可以增加浮置栅极间的距离，避免后续在形成控制栅时产生孔隙，不仅可以提升工艺裕度，而且可以降低栅极间的干扰。

本发明的记忆单元的浮置栅的侧壁呈阶梯状，与现有习知记忆单元相比较，其栅极间的距离较宽且栅极间干扰较小。