[发明专利]一种基于FPGA的VGA接口裸眼3D显示系统

说明书

技术领域

本发明公开了一种基于FPGA的VGA接口裸眼3D显示系统，涉及3D图像处理和图像采集技术领域。

背景技术

3D电影《阿凡达》激起了人们对3D技术的狂热追求，使人们意识到3D显示的巨大市场价值。但是由于长时间配戴眼镜会带来头疼及眼睛疲劳等副作用，因此裸眼3D将成为3D显示技术发展的未来。

华映光电研制的4.8英寸方向性背光3D显示屏利用了一种照射方向可控制的方向背光技术，能将图像的成像焦点左右快速移动，使得透过LCD的光线已经带有方向性。这种背光组件只需配合刷新率为120Hz的液晶显示面板就可以生成3D影像。其能够实现6位800×480(2D/3D模式)显示，要求输入的为低电压串行LVDS信号。

然而普通电脑VGA输出的为模拟信号，所以，必须要经过电路转换将VGA输出转换为所需要的LVDS信号。现有技术中惯用的转换电路大多数结构复杂，使用效果不够理想。

在图像视频系统开发中，常常需要用到存储容量大、读写速度快的存储器。在各种存储器件中，同步动态随机存储器(Synchronous Dynamic Random Access Memory，SDRAM)的价格低、体积小、速度快、容量大，是比较理想的器件。

发明内容

本发明所要解决的技术问题是：针对现有技术的缺陷，提供一种基于FPGA的VGA接口裸眼3D显示系统，利用一个基于FPGA的数据转换和存储系统将VGA输出转换为所需要的LVDS信号。

本发明为解决上述技术问题采用以下技术方案：

一种基于FPGA的VGA接口裸眼3D显示系统，包括数据采集模块、模数转换芯片、FPGA芯片、3D显示屏和两块同步动态随机存储器，其中：

所述FPGA芯片包括ADC接口模块、scaler模块、I2C控制模块、FPGA主控模块、LVDS输出模块、数据位数转换模块和SDRAM控制器；

所述数据采集模块与模数转换芯片相连接，模数转换芯片的输出端依次经过ADC接口模块、scaler模块、数据位数转换模块、LVDS输出模块后和3D显示屏的输入端相连接，模数转换芯片的输入端和I2C控制模块相连接；FPGA主控模块的输出端和SDRAM控制器的输入端相连接，SDRAM控制器的输出端分别和两块同步动态随机存储器相连接，同步动态随机存储器还和数据位数转换模块相连接；

数据采集模块采集的模拟信号将发送至模数转换芯片，模数转换芯片将模拟信号转换成对应的数字信号，所述I2C控制模块按照I2C总线时序标准对模数转换芯片的内部寄存器进行初始化；

所述数字信号经过ADC接口模块被发送至scaler模块进行缩放处理，所述scaler模块转换后的RGB数据为800×480个24位数据，其具体的策略为：480行，每一行800个24位数据转换成1200个16位，并且SDRAM每一行为512个数据，将这一行1200个数据转换为450，450，300三行储存，一共需要SDRAM的1800行空间；同时，每一行中24转16位数据的产生规则为：设置一个3位移位寄存器使其产生的地址能够读2次sram数据写3次sdram数据；

所述SDRAM控制器中，采用2片SDRAM交替缓存：在对第1个SDRAM执行写操作的同时，对第2个SDRAM执行读操作，所述写操作产生SDRAM控制器需要的写时序，将数据存储到SDRAM中，所述写时序包括开始初始化信号、开始写信号和开始预充电信号；所述读操作用以产生输入到SDRAM控制器的控制命令信号，读操作的过程为：在读使能有效时，读状态机发出激活命令，同时给出行地址，同样等待设定的时间到达后，发出读命令字，读出第一笔数据，待数据全部读完之后进行一次预充电命令，所述读操作通过一个计数器产生需要的使能信号count_en，在count_en上升沿到来时产生开始读信号，在下降沿到来时产生开始预充电信号，再通过一个状态机产生读操作所需要的命令时序；

从SDRAM控制器读出的数据经过一个读FIFO实现时钟域的转换，将需要的数据输送给LVDS发送器，最终得到能够在3D屏上显示的图像。

作为本发明的进一步优选方案，所述模数转换芯片的型号为AD9883A，采样精度为8bit的3路通道，最高采样率为140Msps,模拟带宽为300MB，最高采样分辨率为1280×1024，刷新率为75Hz。

作为本发明的进一步优选方案，所述FPGA芯片的具体型号为spartan6系列的XC6SLX45，包括43661个逻辑单元，同时还包含了最大2088kb的Block ram模块。