[发明专利]基于DICE结构的静态随机访问存储器的存储单元

权利要求书

1.基于DICE结构的静态随机访问存储器的存储单元，其特征在于，冗余信息锁存电路和冗余位选择电路；冗余信息锁存电路由4个MOS管M4、M5、M6、M7构成，M4的漏极与M7的栅极相连，M5的漏极与M4的栅极相连，M6的漏极与M5的栅极相连，M7的漏极与M6的栅极相连；M4、M5、M6、M7的漏极分别连接数据存储点X0、X1、X2、X3；冗余位选择电路由4个MOS管M0、M1、M2、M3构成，所述MOS管M0、M1、M2、M3漏极分别连接在4个数据存储点X0、X1、X2、X3上；其中，M0、M2的源极连接在一起，接至位线BL；M1、M3的源极连接在一起，接至位线BLB；4个MOS管M0、M1、M2、M3的栅极连接在一起，连接到字线WL。

2.如权利要求1所述的基于DICE结构的静态随机访问存储器的存储单元，其特征在于，冗余信息锁存电路由NMOS管N0、N1、N2、N3首尾相接构成；N0的栅极与N1的漏极相连，连接到存储点X1；N1的栅极与N2的漏极相连，连接到存储点X2；N2的栅极与N3的漏极相连，连接到存储点X3；N3的栅极与N0的漏极相连，连接到存储点X0；N0、N1、N2、N3的源极均接地；

冗余位选择电路由PMOS管P0、P1、P2、P3构成；P0的漏极连接X0，P1的漏极连接X1，P2的漏极连接X2，P3的漏极连接X3；P0和P2的源极连接在一起，连至位线BL；P1和P3的源极连接在一起，连至位线BLB；P0、P1、P2、P3的栅极连接在一起，与字线WL相连。

3.如权利要求1所述的基于DICE结构的静态随机访问存储器的存储单元，其特征在于，冗余信息锁存电路由PMOS管P0、P1、P2、P3首尾相接构成；P0的栅极与P3的漏极相连，连接到存储点X3；P1的栅极与P0的漏极相连，连接到存储点X0；P2的栅极与P1的漏极相连，连接到存储点X1；P3的栅极与P2的漏极相连，连接到存储点X2；P0、P1、P2、P3的源极接电源；

冗余位选择电路由NMOS管N0、N1、N2、N3构成；N0的漏极连接X0，N1的漏极连接X1，N2的漏极连接X2，N3的漏极连接X3；N0和N2的源极连接在一起，连至位线BL；N1和N3的源极连接在一起，连至位线BLB；N0、N1、N2、N3的栅极连接在一起，与字线WL相连。