[发明专利]一种提高二维图形解析度的工艺方法

说明书

本发明涉及半导体工艺技术领域，本发明提供了一种提高二维图形解析度的工艺方法，采用了二次曝光的方式，对于最终设计图形中容易产生圆角以及缩短的区域，在第一次曝光时，将第一掩膜版的第一图形预先处理成向外延伸一定距离，在第二次曝光时，再涂覆上第二光刻胶层，将第二掩模版用于对预先延伸的区域遮挡，经过曝光蚀刻，使最终形成的图形与设计图形一致，避免图形产生拐角变圆以及线端缩短的现象，防止图形失真，提高二维图形的解析度。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种提高二维图形解析度的工艺方法。

背景技术

随着半导体集成电路制造工艺的不断进步，线宽的不断减少，半导体器件的面积正变得越来越小。半导体集成电路也从最初的集成电路到大规模集成电路，超大规模集成电路，直至今天的特大规模集成电路，其功能更为全面、强大。考虑到工艺研发的复杂性、长期性和高昂的成本等等不利因素的制约，如何在现有技术的基础上进一步提高器件的集成密度、缩小芯片的面积、以在同一枚硅片上尽可能多的得到有效芯片数，从而提高整体效益，越来越受到芯片设计者、制造商的重视。

在半导体集成电路制造工艺中，光刻技术无疑是其中最关键的一环。在进行离子注入或刻蚀之前，需要通过光刻工艺形成光刻胶图案，以预先定义出待刻蚀或离子注入的区域。因而，整个芯片工艺所能达到的最小尺寸是由光刻工艺决定的。

光刻工艺(photolithography)是半导体器件制造工艺中的一个重要步骤，该步骤利用曝光和显影在光刻胶层上刻画几何图形结构，然后通过刻蚀工艺将光掩模上的图形转移到衬底上。

光刻工艺大致处理过程为：首先在掩模版上获得特定的图形结构(如电学电路)，然后通过光学光刻设备将掩模版上的图形复制到硅片上。然而，通过光学光刻产生图形的过程会产生或多或少的失真，尤其是随着线宽的不断缩小，失真也愈加严重。典型地，如拐角变圆(Corner Rounding)或线端缩短(Line End Shortening)等现象。请参阅图1以及图2，图1为预先设计的图形，图2为实际形成的图形，对比图1以及图2能够明显看出，实际形成的图形较预先设计的图形，产生了拐角变圆以及线端缩短的问题。导致上述这些现象的原因是由于光学邻近效应(Optical Proximity Effect，简称OPE)，光学邻近效应OPE是由光学成像系统的非线性滤波所造成的。

综上所述，本领域技术人员亟需提供一种提高二维图形解析度的工艺方法，避免图形产生拐角变圆以及线端缩短的现象，防止图形失真，提高二维图形的解析度。

发明内容

本发明目的是提供一种提高二维图形解析度的工艺方法，避免图形产生拐角变圆以及线端缩短的现象，防止图形失真，提高二维图形的解析度。

为了实现上述目的，本发明提供了一种提高二维图形解析度的工艺方法，包括以下步骤：

步骤S1、提供半导体硅片，所述半导体硅片上涂布有第一光刻胶层；其中，所述硅片从下往上依次包括衬底、待刻蚀层以及硬掩膜层；

步骤S2、采用具有第一图形的第一掩膜版对所述第一光刻胶层进行曝光显影，并将第一掩膜版上的第一图形转移到所述第一光刻胶层中；其中，所述第一图形具有大于设计图形的预设区域；

步骤S3、以所述第一光刻胶层为掩膜对所述硬掩膜层进行刻蚀，使所述第一图形转移至所述硬掩膜层中；

步骤S4、去除所述第一光刻胶层，并在所述硬掩膜层的表面涂布第二光刻胶层；

步骤S5、采用具有第二图形的第二掩模版对所述第二光刻胶进行曝光显影，所述第二掩模版的第二图形覆盖所述预设区域，将第一图形和第二图形的结合转移到所述第二光刻胶层中，对所述待刻蚀层进行刻蚀；

步骤S6、去除所述第二光刻胶层以及硬掩膜层，所述硅片上具有设计图形。