[发明专利]动态电压和频率调节方法、片上系统及设备

说明书

相关申请的交叉引用

本申请要求于2014年3月28日提交的韩国专利申请第10-2014-0037257号的优先权，其公开通过引用全面合并于此。

技术领域

本发明构思的实施例涉及动态电压和频率调节(DVFS)，并且更具体地，涉及一种存储有可执行以防止DVFS在低功率模式中不必要的执行的程序的片上系统(SoC)及其操作方法以及包括该片上系统的设备。

背景技术

DVFS是动态地调整操作频率和操作电压的技术。DVFS可以在电子系统中使用以降低电力消耗。

通常使用的DVFS周期地检查调整目标电路的使用，调整提供给调整目标电路的操作频率和操作电压以降低调整目标电路中的电力消耗。

执行DVFS的电子系统可以在某种程度上降低电流消耗，但是当电子系统处于空闲状态中时，DVFS可能继续执行并消耗电力。

一些SoC使用掉电(power down)模式和DVFS两者以降低电力消耗。当在低功率模式期间SoC中的CPU被唤醒以执行DVFS时，电力消耗不均衡地浪涌。

发明内容

一种DVFS方法包括：在第一调度时间执行DVFS以调整目标设备的频率或电压；监视目标设备的操作频率；以及基于目标设备的操作频率在稍后的调度时间选择性地推迟DVFS的执行；其中当目标设备的操作频率等于或低于参考频率时，推迟在下一调度时间的DVFS的执行；其中基于目标设备的操作频率，选择性地迫使中央处理器(CPU)从空闲状态到运行状态以执行DVFS；其中当目标设备的操作频率等于或低于参考频率时，在下一调度时间不迫使空闲的CPU到运行状态以执行DVFS；以及其中目标设备是存储器接口。

一种片上系统(SOC)，包括CPU、存储器和由CPU控制的目标设备，所述存储器存储可由CPU执行的指令，用于在第一调度时间执行DVFS以调整目标设备的频率或电压；监视目标设备的操作频率；以及当目标设备的操作频率等于或低于参考频率时，推迟在下一调度时间执行DVFS；其中基于目标设备的操作频率，选择性地迫使CPU从空闲状态到运行状态以执行DVFS；其中当目标设备的操作频率等于或低于参考频率时，在下一调度时间不迫使CPU从空闲状态到运行状态以执行DVFS；其中目标设备是存储器接口；其中目标设备是非CP IP；该SOC还包括由CPU控制的第二目标设备，其中存储器还包括可由CPU执行的存储指令以用于：执行DVFS以调整第二目标设备的频率或电压；其中第二目标设备是I/O接口。

一种可穿戴电子设备，包括片上系统(SOC)，连接到存储器接口的存储设备，以及显示器，所述SOC包括CPU、存储器和由CPU控制的存储器接口，所述存储器具有可由CPU执行的存储指令以用于：在第一调度时间执行DVFS以调整目标设备的频率或电压；监视目标设备的操作频率；以及基于目标设备的操作频率在稍后的调度时间推迟DVFS的执行。

附图描述

从以下结合附图对实施例的描述，本发明总体构思的这些和/或其他方面将变得清楚和更加容易理解。附图中：

图1是根据本发明构思的示例实施例的系统的框图；

图2是在图1中示出的系统中执行的DVFS的时序图；

图3是用于描述图1中示出的系统的操作的流程图；

图4是在图1中示出的系统中执行的DVFS的状态图；

图5是根据图4中示出的DVFS的状态图的条件状态图。

具体实施例

现在将参照附图更全面地描述本发明构思，附图中示出了本发明的实施例。然而，本发明可以以许多不同的形式来具体实现，不应被解释为局限于此出阐述的示例性实施例。相反，提供这些实施例是为了使本公开全面和完整，并向本领域技术人员充分传达本发明的范围。附图中，为清楚起见，可能夸大了层和区域的大小及相对大小。相同的参考标记始终指代相同的元件。

将会理解，当一个元件被称为“连接”或“耦接”到另一元件时，它可以直接连接或耦接到所述另一元件，或者也可以存在居间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一元件时，不均在居间的元件。此处使用的术语“和/或”包括相关列出项目中的任何一个以及其中的一个或多个的所有组合，并且术语“和/或”可以缩写为“/”。

将会理解，尽管此处可能使用术语第一、第二等等来描述不同的元件，但这些元件不应受到这些术语的限制。这些术语仅仅用于将一个元件与另一个元件区分开来。例如，第一信号可以被称为第二信号，类似地，第二信号也可以被称为第一信号，这样做不会偏离本公开的教导。