[发明专利]具有集成化平台的纸币清分机

说明书

技术领域

本发明涉及一种具有集成化平台的纸币清分机。

背景技术

纸币清分机的主要作用是对不同版别的人民币纸币进行清理分选归类工作，并能实现人民币纸币的点钞、计数，识别真假等。目前传统的设计方案采用多个处理器单元分别实现系统控制、图像处理、磁性检测、紫外检测、胶带检测等功能。随着高仿假币的出现，对检伪能力要求更高，因此需要采用综合的分析方法来提升系统性能。

发明内容

本发明目的是：提供一种具有集成化平台的纸币清分机，改善了传统方案各个检伪方式相互关联度差，系统一致性差的缺陷，大大简化了系统复杂度、降低了成本、提高了系统的可靠性和检伪性能。

本发明的技术方案是：一种具有集成化平台的纸币清分机，其包括：嵌入式平台、与嵌入式平台相连的信号处理平台、向信号处理平台提供磁性、紫外、胶带信号的信号传感器、向信号处理平台提供图像信号的图像传感器、与嵌入式平台和信号处理平台均相连的接口模块、与信号处理平台输出相连的驱动模块、与信号处理平台输入相连的红外传感器、以及与信号处理平台输出相连的显示模块。

在上述技术方案的基础上，进一步包括如下附属技术方案：

所述嵌入式平台是基于Cortex-A9内核并采用安卓系统的ARM嵌入式平台，而信号处理平台为DSP和FPGA共同组成的平台。

所述接口模块包括USB、LAN、RS232、SD接口。

所述图像传感器为CIS图像传感器，而驱动模块为电机及电磁铁驱动模块，显示模块为TFT触摸屏的显示模块。

所述信号传感器与信号处理平台之间的信号经过模数转换。

所述嵌入式平台、信号处理平台、信号传感器、图像传感器、接口模块、驱动模块、红外传感器、以及显示模块全部集成在同一个电路板上。

本发明优点是：

本发明有效的改善了传统方案各个检伪方式相互关联度差，系统一致性差的缺陷，大大简化了系统复杂度、降低了成本、提高了系统的可靠性和检伪性能。

附图说明

下面结合附图及实施例对本发明作进一步描述：

图1为本发明的结构示意图。

具体实施方式

实施例：如图1所示，本发明提供了一种具有集成化平台的纸币清分机，其包括：嵌入式平台1、与嵌入式平台1相连的信号处理平台2、向信号处理平台2提供磁性、紫外、胶带信号的信号传感器3、向信号处理平台2提供图像信号的图像传感器4、与嵌入式平台1和信号处理平台2均相连的接口模块5、与信号处理平台2输出相连的驱动模块6、与信号处理平台2输入相连的红外传感器7、以及与信号处理平台2输出相连的显示模块8。

嵌入式平台1是基于Cortex-A9内核的ARM嵌入式平台，并采用安卓系统，结合TFT触摸屏实现智能交互与显示，同时完成驱动模块6中电机及电磁铁驱动、红外传感器检测及接口扩展功能。

信号处理平台2为DSP和FPGA共同组成的平台，主要完成CIS图像采集控制和磁性、紫外、胶带信号的采集控制；并由DSP完成图像处理和磁性、紫外、胶带信号的综合检测，最终将检测结果发送给ARM嵌入式平台进行输出显示。

图像传感器4为CIS图像传感器。驱动模块6为电机及电磁铁驱动模块。

接口模块5主要包括USB、LAN、RS232、SD卡接口的扩展。

显示模块8为TFT触摸屏的显示模块。

本发明的集成化平台由ARM和DSP+FPGA两大处理平台构成，有效的解决了多个处理单元占用空间大的缺点。其中，基于Cortex-A9内核的ARM嵌入式平台应用安卓系统，结合TFT触摸屏实现更智能化人机交互界面；DSP+FPGA平台主要完成系统控制和图像、磁性、紫外、胶带等检测信号采集，并进行综合分析实现检伪。高度集成化系统由FPGA实现图像、磁性、紫外、胶带信号的高速A/D采样，并充分利用FPGA的高速处理性能，有效的弥补了信号采样失真的缺点。最终由DSP将各个检伪信号结合图像分析进行综合判断，有效的改善了传统方案各个检伪方式相互关联度差，系统一致性差的缺陷，大大简化了系统复杂度、降低了成本、提高了系统的可靠性和检伪性能。

同时嵌入式平台1、信号处理平台2、信号传感器3、图像传感器4、接口模块5、驱动模块6、红外传感器7、以及显示模块8全部集成在同一个电路板上，增加了硬件的可靠性，算法更为可靠，更利于综合判断，减小体积。

当然上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明主要技术方案的精神实质所做的等效变换或修饰，都应涵盖在本发明的保护范围之内。