[发明专利]经由布尔可满足性的设备引脚复用配置求解和代码生成

说明书

本发明涉及经由布尔可满足性的设备引脚复用配置求解和代码生成。本发明是用于集成电路输入/输出设计的信号输入/输出设计工具。连接内部信号和外部线路的至少一个多路复用器的连接能力被表达为第一组布尔表达式(202)。内部信号和外部线路之间的期望连接被表达为由设计者提供(203)。被编程的通用计算机将所述期望连接表达为第二组布尔表达式并且确定所述第一组布尔表达式和所述第二组布尔表达式是否是布尔可满足的(204)。如果可满足(在205处为是)，则设计工具生成控制信号以配置所述至少一个多路复用器从而实现期望连接(206)。如果不是可满足的(在205处为否)，则设计工具生成指示期望连接中的哪些部分是可实现的以及哪些部分是不可实现的报告(207)。

优先权的要求

根据美国专利法119(e)(1)，本申请要求2014年3月31日提交的美国临时申请号61/972,676的优先权。

技术领域

本发明的技术领域为集成电路输入/输出连接设计。

背景技术

处理器被设计为满足各种需求。由于每个单独的设计都是昂贵的，所以最大化处理器的可用功能是有意义的，使得它能够被用于尽可能多的情况中。通常情况下，设计具有不允许使用集成电路的所有功能的引脚输出(pin out)的数字数据处理器是有利的。处理器的很多内部组件需要被连接到外部电路以使用。集成电路的物理大小和其他考虑限制了能够处于芯片上的外部引脚的数量。处理器通常具有比外部引脚多的内部信号。因此，内部信号被连接到数字多路复用器以允许多路复用器将它所连接的那个信号切换到那个外部引脚。多路复用器能够在运行时间被配置。

如果给定应用仅有几个信号需要引脚输出，那么这是不成问题的。然而，如果需要很多信号，配置哪些信号连接到哪些外部引脚会是困难的。

尽管信号可以被连接到不止一个外部引脚，但是连接不能是任意的。每个多路复用器可能仅被连接到固定数量的信号。

一次可能仅有一个内部信号连接到外部引脚。

一组内部信号的时序约束可以限制哪些连接能够同时使用。

多个不同的信号或组件可能能够满足具体需求，并且每个信号可能具有它能够连接到的不同组的外部引脚。

因此，对于给定应用，信号到引脚连接的可能排列的数量可能是庞大的。这使得找到有效的组合或者简单地证明有效的组合不存在是很困难的。

发明内容

本发明是用于集成电路设计的信号输入/输出设计工具。一组布尔表达式描述集成电路物理上能够连接哪个。第二组布尔表达式式描述用户需求。如果存在一组值使得所有布尔表达式为真，那么系统得到了求解。这意味着在满足设计目标的允许的连接内存在一组连接。如果不存在的话，那么设备不能满足设计者的需求。编程的通用计算机确定所述第一组布尔表达式和所述第二组布尔表达式是否是布尔可满足的。

如果两组布尔表达式是可满足的，那么多路复用器的连接能力能够提供期望连接。布尔可满足性的方案对应于一个多路复用器或更多个多路复用器所需要的连接。编程的通用计算机能够生成用于多路复用器的控制信号，以便实现期望连接。根据集成电路设计，多路复用器可以在制造时被编程一次并在此后保持固定。可替代地，多路复用器可以在运行时间被重新编程以便每次实施多种期望连接中的一种。

如果两组布尔表达式不是布尔可满足的，那么设计工具可以指示哪些需求不能实现以及哪些其他的需求阻止了可满足性。这可以通过以迭代方式去除所述第二组布尔表达式的布尔表达式来实现。该过程接着确定第一组布尔表达式和当前的第二组布尔表达式是否是布尔可满足的。如果变更的第二组布尔表达式是可满足的，那么这组布尔表达式被标记为有效。如果变更的第二组布尔表达式为不可满足的，那么这组布尔表达式被标记为无效。它之所以是无效的是因为一个多路复用器或更多个多路复用器不能够被配置为满足那个布尔表达式。