[发明专利]电沉积组合物和使用所述组合物涂覆半导体衬底的方法

说明书

本申请是申请日为2009年5月4日、发明名称为“电沉积组合物和使用所述组合物涂覆半导体衬底的方法”的申请号为200980116351.6的专利申请的分案申请。

技术领域

总体而言，本发明涉及电沉积组合物，该组合物使用铜涂覆衬底表面、特别是涂覆由电阻抗性材料构成的表面，其特别用于涂覆对抗铜扩散的阻挡层(barrier layer)。

背景技术

本发明主要可用于微电子学领域，用于通孔(“硅通孔”或“晶圆通孔”或“贯穿晶圆的互连线”)的金属化，这些通孔是电子“芯片”(或“芯片块”)三维(3D)集成或垂直集成的基础。本发明也可用于电子学的其它领域，在这些领域中，具有通孔的衬底和形成对抗铜扩散屏障的层需要用铜层覆盖。在此上下文中会提到的实例是印刷电路(“印刷电路板”或“印刷线路板”)中的互连元件的制造、或集成电路或微系统(“微机电系统”)中的无源元件(比如电感器)或机电元件的制造。

现代电子系统大多由多个集成电路组成，每个集成电路完成一种或多种功能。例如，计算机具有至少一个微处理器和多个存储电路。各个集成电路通常对应于在其自身“封装(package)”中的电子芯片。集成电路焊接或插入于例如在集成电路之间提供连接的“印刷电路板”(或“PCB”)上。

对于最近几代集成电路，对增大功能密度的持续需求使得系统根据“片上系统”的构思而设计。所有执行系统的功能集合所必需的部件(components)和电路模块则在相同的芯片上生产，而不使用印刷电路的支持。然而，实际上很难获得高性能的“片上系统”，因为制造例如逻辑电路和存储电路的方法实质上非常不同。

因此，“片上系统”这一途径需要在同一芯片上产生的多种功能的性能之间接受折中。此外，这样的芯片的尺寸及其制造产率将要达到其经济可行性的极限。

另一途径在于在相同的封装内制造提供多个集成电路的互连的模块，在此情况下，该集成电路可以属于相同的半导体衬底或不同的衬底。因此，如此获得的封装、即“多芯片模块”(或“MCM”)是单元件的形式。对于“MCM”衬底，存在多种技术，例如层叠、陶瓷。在所有情况下，“MCM”方式可以获得较高的互连密度，因此可以获得比传统的“PCB”方式更好的性能。然而，“MCM”方式与“PCB”方式并非从根本上不同。除封装的体积和重量外，“MCM”的性能还受限于寄生元件，该寄生元件和衬底的连接长度有关，并与将衬底或芯片连接至封装的“引脚”的连接线(“引线接合(wire bonding)”)有关。

借助于使用三维(3D)集成或垂直集成，芯片通过垂直互连“层叠”并连接在一起。所获得的层叠具有有源部件或芯片的多个层或阶层(strata)，且构成三维集成电路(“3D集成电路”或“3D IC”)。

3D集成的益处同时涉及：

(1)性能改进，例如传输时间和耗散功率减少、与各个功能块之间的通讯加快相关的系统的运行速度的提高、各个功能块的通带增大、抗噪性(noise immunity)增大；

(2)成本改进，例如集成密度增大、由于使用了最适合于各个功能块的电子芯片的生产方法而使得制造产率更好、可靠性增大；以及

(3)通过层叠异质技术(或共集成)，即：使用不同的材料和/或不同的功能元件，提供了生产大规模集成系统的可能性。

如今，3D集成经证明是常规方式不可缺少的可选途径，常规方式就性能、功能多样化和生产成本而言将要达到它们的极限。在层叠(例如通过粘结)后，芯片可通过连接线单独连接至封装的引脚。然而，只能通过采用通孔获得高互连密度的芯片互连。3D集成的原理和优势已记载于例如：A.W.Topol,D.C.La Tulipe,L.Shi,D.J.Frank,K.Bernstein,S.E.Steen,A.Kumar,G.U.Singco,A.M.Young,K.W.Guarini和M.Leong，“Three-dimensional integrated circuits”IBM Journal Res.&Dev.,vol.50,No 4/5,2006年7月/9月,491-506页。

硅“晶圆”的减薄、层之间的对准(alignment)、层的“结合”、各层内通孔的蚀刻和金属化是用于生产三维集成电路所必需的基本技术。

通过在制造通孔前减薄硅晶圆，可生产三维集成电路(例如美国专利No 7,060,624和7,148,565)。