[发明专利]一种降低扫描测试中被测组合电路功耗的方法

说明书

本发明公开一种降低扫描测试中被测组合电路功耗的方法，步骤包括：1）在扫描链中指定扫描单元的输出端、与指定扫描单元对应驱动的组合电路的输入端之间，设置用于阻止扫描单元输出值的变化传播至组合电路的阻隔逻辑NIC，并向阻隔逻辑NIC施加捕获使能信号CE；2）当扫描测试处于捕获模式时，若同时处于输入捕获半周期，通过捕获使能信号CE控制关断阻隔逻辑NIC以使阻隔逻辑NIC处于非阻隔模式；若同时处于输出隔离半周期，通过捕获使能信号控制启动阻隔逻辑NIC以使阻隔逻辑NIC处于阻隔模式。本发明通过阻隔捕获模式下扫描单元输出值的变化传播至被测组合电路，能够有效降低扫描测试的功耗且不影响捕获响应过程。

技术领域

本发明涉及集成电路扫描测试领域，尤其涉及一种降低扫描测试中被测组合电路功耗的方法。

背景技术

在集成电路设计中，扫描设计是主要的可测试性设计技术之一。由于芯片在扫描测试模式下的功耗是正常工作模式下的数倍，芯片很可能会在测试中因过热而损坏，因此为提高测试可靠性和芯片良品率以及降低封装成本，则必须要降低扫描测试功耗。在集成电路扫描测试中，被测组合电路的测试功耗占总测试功耗的比例较大，因而通过降低被测组合电路测试功耗，则可以大幅度降低扫描测试的平均功耗。

现有技术中，降低扫描测试功耗的方法通常仅是针对扫描测试中的移位模式而并不考虑捕获模式，即仅是通过阻止移位模式下扫描单元值发生翻转的改变传播至组合电路来降低被测组合电路的功耗。但实际上，在扫描测试捕获模式下，由于捕获的响应值也可能引起扫描单元的值发生翻转，也会引起其驱动的被测组合电路发生翻转，从而使被测组合电路产生不必要的功耗。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种实现方法简单、能够降低捕获模式下组合电路功耗且不影响捕获响应过程的降低扫描测试中被测组合电路功耗的方法。

为解决上述技术问题，本发明提出的技术方案为：

一种降低捕获模式下扫描测试功耗的方法，步骤包括：

1）在扫描链中指定扫描单元的输出端、与所述指定扫描单元对应驱动的组合电路的输入端之间，设置用于阻隔扫描单元值的变化传播至组合电路的阻隔逻辑NIC，并向所述阻隔逻辑NIC施加捕获使能信号；

2）当扫描测试处于捕获模式时，若同时处于输入捕获半周期，通过所述捕获使能信号控制断开所述阻隔逻辑NIC以使阻隔逻辑NIC处于非阻隔模式；若同时处于输出隔离半周期，通过所述捕获使能信号控制启动所述阻隔逻辑NIC以使阻隔逻辑NIC处于阻隔模式。

作为本发明的进一步改进：所述步骤1）还包括向所述阻隔逻辑NIC施加用于控制在移位模式下启动的移位使能信号的步骤。

作为本发明的进一步改进：所述移位使能信号具体为所述指定扫描单元输入的扫描使能信号。

作为本发明的进一步改进，所述步骤2）的具体实施步骤为：

2.1）根据包含被测电路的目标扫描设计以及所述阻隔逻辑NIC的设计网表生成测试激励，且固定约束捕获使能信号为无效值以使阻隔逻辑NIC处于非阻隔模式；

2.2）在生成的所述测试激励中，修改捕获模式下输出隔离半周期所对应的捕获使能信号为有效值，得到修改后的目标测试激励；

2.3）扫描链输入修改后的目标测试激励进行扫描测试，若目标测试激励中捕获使能信号为无效值，控制断开所述阻隔逻辑NIC以使阻隔逻辑NIC处于非阻隔模式；若目标测试激励中捕获使能信号为有效值，控制启动所述阻隔逻辑NIC以使阻隔逻辑NIC处于阻隔模式。

作为本发明的进一步改进：所述步骤2.3）中当处于移位周期时，通过所述目标测试激励中扫描移位信号控制启动阻隔逻辑NIC以使阻隔逻辑NIC处于阻隔模式。