[发明专利]反熔丝单次可编程存储单元以及存储器的操作方法

说明书

技术领域

本发明涉及一种存储器及其的操作方法，且特别是涉及一种改善读取特性的反熔丝单次可编程存储单元及存储器的操作方法。

背景技术

非挥发性存储器是一种能在切断电源后继续保存存储器内数据的存储器，并可分成只读存储器(read only memory,ROM)、单次可编程存储器(one time programmable memory,OTP memory)以及可重复读写存储器(Multi-times programmable memory)。此外，随着半导体存储器技术的成熟，非挥发性存储器已可以整合至与互补式金属氧化物半导体(complementary metal oxide semiconductor,CMOS)元件相容的制作工艺下。

如上述的单次可编程存储器而言，其可类分为熔丝型(fuse type)以及反熔丝型(anti-fuse type)。熔丝型单次可编程存储器在未编程的状态下为短路，编程后则为断路。反之，反熔丝型单次可编程存储器则是在未编程前为断路，编程后为短路。此外，基于CMOS制作工艺技术中的MOS元件的特性，反熔丝型单次可编程存储器较适于整合在CMOS制作工艺技术中。

此外，单次可编程存储器单元基于栅极氧化层的破裂(rupture)以形成永久导电的路径。导电通道的形成位置随机分布，会使读取数据判断不易。

发明内容

本发明的目的在于提供一种改善读取特性的反熔丝单次可编程只读存储单元，能够避免反熔丝层的破裂位置处于使反熔丝栅极与基底直接接触之处，而能够改善读取特性。

本发明的再一目的在于提供一种存储器的操作方法，可利用较低的电压进行读取、降低编程禁止漏电流(PGM inhibit current)以及改善编程漏电流。

为达上述目的，本发明的改善读取特性的反熔丝单次可编程存储单元，包括反熔丝单元以及选择晶体管。反熔丝单元设置于基底上，此基底具有第一导电型。反熔丝单元包括反熔丝栅极、反熔丝层、修改的延伸掺杂区、第一掺杂区与第二掺杂区。反熔丝栅极设置于基底上。反熔丝层设置于反熔丝栅极与基底之间。修改的延伸掺杂区具有第二导电型，设置于反熔丝层下方的基底中，其中反熔丝层、反熔丝栅极与修改的延伸掺杂区构成可变电容器。第一掺杂区与第二掺杂区具有第二导电型，并分别设置于反熔丝栅极的相对两侧的基底中。选择晶体管设置基底上，包括选择栅极、栅极介电层、第二掺杂区与第三掺杂区。选择栅极设置于基底上。栅极介电层设置于选择栅极与基底之间。第二掺杂区与第三掺杂区具有第二导电型，并分别设置于选择栅极的相对两侧的基底中。

在本发明的一实施例中，反熔丝层与栅极介电层的厚度相同。

在本发明的一实施例中，上述选择晶体管包括核心金属氧化物半导体(core MOS)晶体管，其中此选择晶体管具有淡掺杂区以及源极/漏极延伸区。淡掺杂区具有第二导电型，设置于选择栅极与第二掺杂区之间，其中淡掺杂区的接面深度与修改的延伸掺杂区的接面深度相同，淡掺杂区的掺杂浓度与修改的延伸掺杂区的掺杂浓度相同。源极/漏极延伸区具有第二导电型，设置于选择栅极与第三掺杂区之间，其中源极/漏极延伸区的接面深度小于该修改的延伸掺杂区的接面深度，源极/漏极延伸区的掺杂浓度大于修改的延伸掺杂区的掺杂浓度。

在本发明的一实施例中，上述选择晶体管包括输入输出金属氧化物半导体(I/O MOS)晶体管。其中此选择晶体管具有淡掺杂区以及源极/漏极延伸区。淡掺杂区具有第二导电型，设置于选择栅极与第二掺杂区之间。源极/漏极延伸区具有第二导电型，设置于选择栅极与第三掺杂区之间。淡掺杂区、源极/漏极延伸区与修改的延伸掺杂区的接面深度相同，淡掺杂区、源极/漏极延伸区与修改的延伸掺杂区的掺杂浓度相同。

在本发明的一实施例中，上述选择晶体管包括双栅极介电层金属氧化物半导体晶体管，靠近第二掺杂区的栅极介电层的厚度大于靠近第三掺杂区的栅极介电层的厚度。上述选择晶体管具有淡掺杂区以及源极/漏极延伸区。淡掺杂区具有第二导电型，设置于选择栅极与第二掺杂区之间，其中淡掺杂区的接面深度与修改的延伸掺杂区的接面深度相同，淡掺杂区的掺杂浓度与修改的延伸掺杂区的掺杂浓度相同。源极/漏极延伸区具有第二导电型，设置于选择栅极与第三掺杂区之间，其中源极/漏极延伸区的接面深度小于修改的延伸掺杂区的接面深度，源极/漏极延伸区的掺杂浓度大于修改的延伸掺杂区的掺杂浓度。

在本发明的一实施例中，第一导电型为P型及N型的其中的一个，第二导电型为P型及N型的其中的另一个。