[发明专利]一种高速单总线通信的实现方法

权利要求书

1.一种高速单总线通信的实现方法，其特征在于：基于SDI信号线进行数据的双向传输，所述SDI信号线连接主机与从机；所述主机通过SDI信号线发送信号，所述从机根据接收到的信号自动适配接收速率与通信的开启与停止，形成SAOW总线主从结构；所述数据的双向传输采用命令帧结构传输数据信息，所述命令帧包括帧头、从机地址、寄存器地址、数据长度、数据、帧尾；其中所述帧头用“4bit低电平+0.5bit的高电平”表示；所述帧尾用2bit或4bit的高电平表示；所述从机地址、寄存器地址、数据长度与数据均用字节帧表示，所述字节帧包括一字节头，用于表示一个字节帧的开始，所述字节头用“0.5bit的高电平+1 bit的低电平+0.5bit的高电平”表示；所述帧头的“4bit的低电平”与紧接着的所述字节头的“1bit的低电平”共同确定一个命令帧的开始；数据“1”采用一个上升沿表示，所述上升沿用“0.5bit的低电平 + 0.5bit的高电平”表示；数据“0”用一个下降沿表示，所述下降沿用“0.5bit的高电平 + 0.5bit的低电平”表示。

2.根据权利要求1所述的一种高速单总线通信的实现方法，其特征在于：所述主机为一微控制器，所述从机为单总线器件；所述的单总线器件为数量不唯一芯片，所述芯片的输出端为漏极开路门或集电极开路门，用以实现线与的功能。

3.根据权利要求1所述的一种高速单总线通信的实现方法，其特征在于：所述的命令帧有不同的格式，所述主机的写命令帧结构由帧头、从机地址、寄存器地址、数据长度、数据、帧尾组成；所述主机的读命令帧结构由帧头、从机地址、寄存器地址、数据长度、帧尾组成；其中，所述从机地址用一个字节帧表示被访问的从机地址信息与读写操作信息；所述寄存器地址用一个字节帧表示被访问器件内的寄存器地址；所述数据长度为要读或写的数据的字节数；所述的数据为主机要写到从机的数据，数据长度不限。

4.根据权利要求1所述的一种高速单总线通信的实现方法，其特征在于：所述从机在接收数据信息后向主机或上一级从机发出应答帧，所述从机的应答帧结构至少只由数据与帧尾组成。

5.根据权利要求3所述的一种高速单总线通信的实现方法，其特征在于：所述字节帧由字节头、8个数据位、校验位、应答位组成；所述8个数据位中的每一位表示一位数据，其中每一位数据的上升沿或下降沿同时也是下一位数据的同步沿；所述的校验位用奇偶校验表示法表示8个数据位中1的个数的奇偶性；所述应答位为数据“0”或“1”，由所述字节帧的接收方发出。

6.根据权利要求2所述的一种高速单总线通信的实现方法，其特征在于：所述数量不唯一芯片之间可采用并接方式或串接方式连接。

7.根据权利要求6所述的一种高速单总线通信的实现方法，其特征在于：当芯片之间采用所述串接方式连接时，芯片的引脚包括SDI引脚与SDO引脚，所述的SDO引脚用于接下一级芯片的SDI引脚。