[发明专利]处理器子程序高速缓冲存储器

权利要求书

1.一种处理器，其包含：

执行单元，其被配置为执行指令；以及

子程序高速缓冲存储器，其被配置为提供子程序的指令到所述执行单元用于执行，所述子程序高速缓冲存储器包含：

子程序指令存储器；

子程序地址寄存器，其配置为存储所述子程序在所述子程序指令存储器中存储的地址；以及

子程序高速缓冲存储器控制逻辑，其被配置为执行以下操作：

识别提供给所述执行单元的子程序调用指令，其引用所述子程序地址寄存器；

通过评估子程序有效性指示器，确定所述子程序调用指令调用的子程序的指令是否被存储在所述子程序指令存储器中，所述子程序有效性指示器指示至少部分所述子程序是否被存储在所述子程序指令存储器中，以及所述子程序的初始指令的地址是否被存储在所述子程序地址寄存器中；以及

基于所述子程序地址寄存器和所述子程序有效性指示器指示至少部分所述子程序被存储在所述子程序指令存储器中，提供所述子程序的所述指令到所述执行单元。

2.根据权利要求1所述的处理器，其中所述子程序高速缓冲存储器控制逻辑被配置为，响应于下列步骤，将所述子程序有效性指示器设置为指定所述子程序被存储在所述子程序高速缓冲存储器中：

确定所述子程序调用指令调用的所述子程序没有被存储在所述子程序指令存储器中；以及

将从存储器取回的至少部分所述子程序存储在所述子程序指令存储器中。

3.根据权利要求1所述的处理器，其中所述子程序地址寄存器是所述处理器的通用寄存器或者专用子程序地址存储寄存器。

4.根据权利要求1所述的处理器，其中所述子程序调用指令包含识别所述处理器的寄存器的值，其存储所述子程序的初始指令的地址。

5.根据权利要求1所述的处理器，其中所述子程序高速缓冲存储器控制逻辑被配置为，响应于所述子程序有效性指示器指示所述子程序没有被存储在所述子程序指令存储器中，存储所述调用的子程序的指令到所述子程序指令存储器中。

6.根据权利要求1所述的处理器，其中所述子程序高速缓冲存储器控制逻辑被配置为，响应于所述执行单元写入到所述子程序地址寄存器，将所述子程序有效性指示器设置为指示所述子程序没有被存储在所述子程序指令存储器中的值。

7.根据权利要求1所述的处理器，其中所述子程序有效性指示器包含用于存储所述子程序地址寄存器的识别符的子程序有效性寄存器；并且其中所述子程序高速缓冲存储器控制逻辑包含：

比较器，其被配置为比较存储在所述子程序有效性寄存器中的所述识别符和包括在所述子程序调用指令中的寄存器值；

其中所述子程序高速缓冲存储器控制逻辑被配置为执行以下操作：

响应于将所述调用的子程序的地址加载到所述子程序地址寄存器，将识别所述子程序地址寄存器的值加载到所述子程序有效性寄存器；以及

在调用所述子程序时，使用所述比较器，比较存储在所述子程序有效性寄存器中的值和包括在所述子程序调用指令中的寄存器值。

8.一种用于处理器的方法，其包含：

处理器解码子程序调用指令，其指定包含子程序的起始地址的所述处理器的寄存器；

所述处理器评估子程序有效性指示器，其指示如下项：

至少部分所述子程序是否被存储在所述处理器的子程序指令存储器中，以及

所述子程序的所述起始地址是否被存储在所述处理器的所述寄存器中；以及

基于确定所述子程序有效性指示器指示所述子程序在所述起始地址处被存储在所述子程序指令存储器中的所述评估，提供所述子程序指令存储器的至少部分所述子程序到所述处理器的执行单元。

9.根据权利要求8所述的方法，其进一步包含：

代码生成系统确定在程序段内所述子程序是否被至少调用预定次数；以及

通过参考包含所述子程序的所述起始地址的所述处理器的寄存器，基于在所述程序段内被至少调用所述预定次数的所述子程序，所述代码生成系统编码对所述子程序的调用。