[发明专利]一种基于融合架构的多路服务器QPI扣卡的设计方法在审
| 申请号： | 201510155905.0 | 申请日： | 2015-04-03 |
| 公开（公告）号： | CN104899179A | 公开（公告）日： | 2015-09-09 |
| 发明（设计）人： | 吴浩;薛广营;王岩 | 申请（专利权）人： | 浪潮电子信息产业股份有限公司 |
| 主分类号： | G06F15/17 | 分类号： | G06F15/17 |
| 代理公司： | 济南信达专利事务所有限公司 37100 | 代理人： | 姜明 |
| 地址： | 250101 山东*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 融合 架构 服务器 qpi 设计 方法 | ||
1.一种基于融合架构的多路服务器QPI扣卡的设计方法，针对每个计算节点只有2颗CPU，且计算节点相同的情况，其特征是：
多路服务器QPI扣卡安装在主板计算节点的位置上，
计算节点只有1个时，计算节点内2颗CPU 进行最短距离QPI连接，计算节点外2颗CPU通过QPI连接；
计算节点多于1个时，计算节点内2颗CPU 进行最短距离QPI连接，计算节点外每颗CPU 与2个不在同一计算节点的CPU进行QPI互连；
最上侧为主计算节点。
2.根据权利要求1所述的一种基于融合架构的多路服务器QPI扣卡的设计方法，其特征是所述的多路服务器QPI扣卡内包含时钟源芯片，为每个计算节点提供时钟参考。
3.根据权利要求1或2所述的一种基于融合架构的多路服务器QPI扣卡的设计方法，其特征是所述的多路服务器QPI扣卡含ID信号，服务器系统内设BMC，FPGA，FPGA侦测到QPI扣卡ID信号后默认进行多路时序控制，使用BMC设置工作模式告知FPGA需要的CPU，FPGA 根据需要进行时序切换控制。
4.一种基于融合架构的多路服务器QPI扣卡，其特征是所述的多路服务器QPI扣卡依附在主板计算节点的位置上，计算节点只有1个时，计算节点内2颗CPU进行最短距离QPI连接，计算节点外2颗CPU通过QPI连接；计算节点多于1个时，计算节点内2颗CPU进行最短距离QPI连接，计算节点外每颗CPU与2个不在同一计算节点的CPU进行QPI互连；最上侧为主计算节点。
5.根据权利要求4所述的一种基于融合架构的多路服务器QPI扣卡，其特征是所述的多路服务器QPI扣卡内包含时钟源芯片，为每个计算节点提供时钟参考。
6.根据权利要求4所述的一种基于融合架构的多路服务器QPI扣卡，其特征是所述的多路服务器QPI扣卡含ID信号，服务器系统内设BMC，FPGA，FPGA侦测到QPI扣卡ID信号后默认进行多路时序控制，使用BMC设置工作模式告知FPGA需要的CPU，FPGA 根据需要进行时序切换控制。
7.一种基于融合架构的多路服务器包括根据权利要求4-6任一项所述的一种基于融合架构的多路服务器QPI扣卡。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司，未经浪潮电子信息产业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510155905.0/1.html，转载请声明来源钻瓜专利网。
