[发明专利]移位寄存器电路

说明书

技术领域

本发明是有关于一种移位寄存器电路，尤其是有关于一种具有较佳驱动能力的移位寄存器电路。

背景技术

移位寄存器是依据其内部的一控制信号来决定是否输出一栅极驱动信号，且在移位寄存器不需要输出栅极驱动信号的时段中，将栅极驱动信号以及控制信号稳定在低电位，以避免移位寄存器在错误的时间输出栅极驱动信号驱动错误的栅极线。然熟知的控制信号易因为外部信号的干扰或是漏电等问题而无法正确的驱动栅极驱动信号，造成移位寄存器无法正常操作。

发明内容

为了解决上述的问题，本发明提出了一种移位寄存器电路实施例，其包括一第一上拉电路、一第二上拉电路、一第一下拉控制电路、一第一下拉电路、一第二下拉控制电路、一第二下拉电路、一主下拉电路、以及一第一电容。

第一上拉电路系用以接收一高频时脉信号，并根据一第n级控制信号决定是否输出一第n级栅极控制信号；第二上拉电路与第一上拉电路电性耦接，系用以输出一第n+m级控制信号；第一下拉控制电路系用以接收一时脉信号，并根据该时脉信号与第n级控制信号输出一第一下拉控制信号；第一下拉电路系用以根据第一下拉控制信号决定是否将第n级控制信号及第n级栅极控制信号稳定于一低电压电平；一第二下拉控制电路系用以接收另一时脉信号，并根据该时脉信号与第n级控制信号输出一第二下拉控制信号；第二下拉电路系用以根据第二下拉控制信号决定是否将第n级控制信号及第n级栅极控制信号稳定于低电压电平；主下拉电路系用以根据一第n+4级栅极控制信号来决定是否将第n级控制信号及第n级栅极控制信号稳定于低电压电平；第一电容具有第一端及第二端，其第一端系用以接收一第n-p级控制信号，其第二端系用以与第n级控制信号电性耦接，其中，m、n以及p为正整数。

综以上所述，由于本发明的移位寄存器电路是利用电容电性耦接了第n-p级移位寄存器电路的控制信号以及第n+m级移位寄存器电路的控制信号，使得本级的控制信号可以被第n-p级控制信号以及第n+m级控制信号所补偿，因此本级控制信号可有效避免因外部信号干扰或者漏电等问题造成本级控制信号驱动能力低落或者驱动错误等情况，进而大幅减少移位寄存器无法正常使用的状况发生。

附图说明

图1A为本发明实施例一示意图。

图1B为本发明实施例二示意图。

图1C为本发明实施例三示意图。

图2A为本发明实施例一2D显示的高频时脉信号示意图。

图2B为本发明实施例一2D显示的控制信号补偿示意图。

图3A为本发明实施例一3D显示的高频时脉信号示意图。

图3B为本发明实施例一3D显示的控制信号补偿示意图。

图4A为本发明实施例四示意图。

图4B为本发明实施例五示意图。

图4C为本发明实施例六示意图。

图5为本发明实施例四以点反转方式驱动的高频时脉信号及控制信号补偿示意图。

图6为本发明实施例四以行反转方式驱动的高频时脉信号及控制信号补偿示意图。

其中，附图标记说明如下：

10 第一上拉电路

20 第二上拉电路

30 第一下拉控制电路

40 第一下拉电路

50 第二下拉控制电路

60 第二下拉电路

70 主下拉电路

T11,T21,T22,T23,T31,T32,T33,T34,T41,T42,T51,T52,T53,T54,T61,T62,T71,T72 晶体管

C1 第一电容

C2 第二电容

LC1 第一时脉信号

LC2 第二时脉信号

HC(n-4) 第n-4级高频时脉信号

HC(n-3) 第n-3级高频时脉信号

HC(n-2) 第n-2级高频时脉信号

HC(n-1) 第n-1级高频时脉信号

HC(n) 第n级高频时脉信号

HC(n+1) 第n+1级高频时脉信号

HC(n+2) 第n+2级高频时脉信号

HC(n+3) 第n+3级高频时脉信号

Q(n-2) 第n-2级控制信号

Q(n-1) 第n-1级控制信号

Q(n) 第n级控制信号

Q(n+2) 第n+2级控制信号