[发明专利]一种用于多核并行视频编码和解码的共享内存接口

说明书

技术领域

本发明涉及视频编码技术领域，特别涉及运用多核数字信号处理器DSP芯片完成高清视频编解码及传输的多核并行视频编码和解码方法以及多核并行时高速缓存的优化措施。

背景技术

上世纪80年代3C(Computers,Communications,ConsumerElectronics)的相互渗透与融合催生了多媒体技术并且推动多媒体技术飞速发展与普及。视频编码是多媒体技术中的关键技术。近年传输视频清晰度不断提升，同时视频编码标准频繁更新换代，还不断涌现新内容。2002年CIFH.263在会议电视设备中尚占据主流。2005年就出现了720PH.264。到2009年1080P会议电视设备已为市场主推产品。这个时刻离1080P随SonyPS2游戏机和蓝光产品上市的时刻并不遥远。存储介质和双向实时网络传输两类应用对视频编码提出的压缩比和实时性要求相差甚远，仅单纯实时解码和实时编解码就相差2倍以上运算量。这么短时间一下迈上这么高台阶，完全得益于处理器芯片技术的飞跃！目前实时传输双向的三路1080P60HzH.264达到SonyPS3高清晰度的会议电视终端上市后，接下来的内容自然是4K、8K超高清视频和最新视频编码标准HEVC/H.265。

一路1080P30Hz视频的图像数据量达到746,496,000bit/s。以ITU-RBT.1120格式传输时速率达1.485Gbit/s。压缩为1～8Mbit/s的H.264码流，编码、解码各需要2片、1片32位定点处理能力96亿次/秒的TIC64551.2GHz数字信号处理器DSP芯片。视频编码技术对于处理器芯片性能要求不断跃进。IntelPentium44GHz处理器芯片上市失败后，传统的提升处理器芯片性能的手段遇到阻滞,多核结构包括同构多核和异构多核已经成为提升处理器芯片性能的最主要手段。在DSP芯片领域数麻省理工学院MIT教授AnantAgarwal创立的Tilera公司推出的64核心DSP芯片Tile64最引人注目。其中最显著优势为iMesh片内核间高速互连网络，呈8x8网格状，网格节点为64个相同的64位定点处理器核心，包含5套独立物理线路，包交换，支持数据包组播和广播。TI公司则在C6455芯片达到传统单核心DSP性能顶峰后推出3核心TCI6487/6488和6核心TCI6486芯片，片内分别包含3个、6个C6455核心，虽然没有Tile64那么引人注目，但是牢牢占据高端DSP芯片市场。TI最新最强的DSP为C6678，包含8个浮点处理器核心以及TeraNet片内高速互连网络。

在硅片上复制n份处理器核心简单易行。难度和关键在于如何让n个核心在应用中表现出期待的n倍性能！除了依靠核间通信技术，最主要还是依赖软件包括操作系统OS和应用软件。现时DSP所用实时操作系统RTOS包括Linux嵌入式发行版本和TIDSP/BIOS。版本号高于2.6.10的Linux支持对称多处理器SMP，具有调度多核间负荷分布的能力。鉴于目前计算机应用领域内标量过程的单一任务在多处理上均衡的技术解决状况，运用RTOS提供的多进程和多线程设置多任务是RTOS有效均衡多核负荷的情景和前提条件。也就是现有RTOS对标量过程的单一任务运行于多核的自动调度负荷分布的作用很微弱。

本发明涉及领域恰恰正是这种情况：一路高清视频数据量巨大，编码和解码运算量巨大，双向实时网络传输时更甚，需要拿出多个核心去应付；视频编码和解码都是顺序执行的上下文的标量过程，前一步未完就走不到后一步；在时间、空间上也存在很强的运算与数据的关联与依赖。缘于视频编码本身就是计算时间、空间相关性以去除表达冗余减少数据量。视频编码技术的压缩比越高，时间、空间相关的范围和程度也越大，相应运算量据增。此时RTOS已无意义，唯有依靠应用软件。n个核心表现出n倍性能即要求并行加速比达到n。在软件上提高并行加速比的途径、措施是调整负荷在多核的分布达到均衡、减少并行等待和相互阻塞、优化高速缓存。