[发明专利]冗余时钟转变容限锁存电路

权利要求书

1.一种锁存电路，包括：

输入端子，配置为接收输入数据信号；

开关单元，配置为控制输入数据信号的施加；

第一反相器电路，与所述开关单元相连，其中所述第一反相器电路包括第一交叉耦合反相器对；以及

第二反相器电路，通过所述开关单元与所述第一反相器电路相连，其中所述第二反相器电路包括：第二交叉耦合反相器对和两个晶体管装置，

其中第二交叉耦合反相器对的每一个反相器通过相应晶体管装置与电压轨相连，并且两个晶体管装置各自与位于开关单元和第一反相器电路或第二反相器电路之间的节点相连。

2.根据权利要求1所述的锁存电路，其中所述两个晶体管装置的栅极端子交叉连接至所述开关单元的两个开关与所述第二交叉耦合反相器对之间的节点。

3.根据权利要求1所述的锁存电路，其中所述两个晶体管装置的栅极端子交叉连接至所述开关单元的两个开关与所述第一交叉耦合反相器对之间的节点。

4.根据权利要求1所述的锁存电路，其中所述两个晶体管装置包括两个PMOS晶体管。

5.根据权利要求1所述的锁存电路，其中所述第一反相器电路还包括：

两个晶体管装置，其中所述第一交叉耦合反相器对的每一个反相器通过相应晶体管装置与电压轨相连，并且所述第一反相器电路的两个晶体管装置各自的栅极端子交叉连接至所述开关单元内的节点。

6.根据权利要求5所述的锁存电路，其中所述第一反相器电路的两个晶体管装置包括两个PMOS晶体管。

7.根据权利要求1所述的锁存电路，其中所述两个晶体管装置各自包括与高电压轨以及第二交叉耦合反相器对的相应反相器相连的PMOS晶体管。

8.根据权利要求1所述的锁存电路，其中所述第二反相器电路的每一个反相器包括彼此串联连接的NMOS晶体管和PMOS晶体管，并且其中所述NMOS晶体管的栅极端子和所述PMOS晶体管的栅极端子与所述开关单元相连。

9.根据权利要求1所述的锁存电路，其中所述开关单元配置为控制向所述第一交叉耦合反相器对和所述第二交叉耦合反相器对施加输入数据信号。

10.根据权利要求1所述的锁存电路，其中所述开关单元包括：

第三反相器电路，配置为产生所述输入数据信号的反相信号和所述输入数据信号的非反相信号；以及

开关模块，配置为将所述输入数据信号的反相信号和非反相信号中的一个切换至所述第一交叉耦合反相器对或所述第二交叉耦合反相器对的输入端子，并且将所述输入数据信号的反相信号和非反相信号中的另一个切换至所述第一交叉耦合反相器对或所述第二交叉耦合反相器对的输出端子。

11.根据权利要求10所述的锁存电路，其中所述第三反相器电路包括：

第一反相器，与所述输入端子相连，并且配置为产生所述输入数据信号的反相信号；以及

第二反相器，配置为产生所述输入数据信号的非反相信号。

12.根据权利要求10所述的锁存电路，其中所述开关模块包括：

第一组开关，配置为将所述输入数据信号的反相信号和非反相信号中的一个切换至所述第一交叉耦合反相器对的输入端子，并且将所述输入数据信号的反相信号和非反相信号中的另一个切换至所述第一交叉耦合反相器对的输出端子；以及

第二组开关，配置为将所述输入数据信号的反相信号和非反相信号中的一个切换至所述第二交叉耦合反相器对的输入端子，并且将所述输入数据信号的反相信号和非反相信号中的另一个切换至所述第二交叉耦合反相器对的输出端子。

13.根据权利要求12所述的锁存电路，其中所述第一组开关包括第一极性的晶体管，并且所述第二组开关包括相反的第二极性的晶体管。