[发明专利]一种绝缘体上硅SOI的ESD保护电路

权利要求书

1.一种绝缘体上硅SOI静电放电ESD保护结构，包括：

一个泄放SOI晶体管，其第一源极/漏极连接到第一端子，其第二源极/漏极连接到第二端子，其栅极连接到一个栅节点，所述栅极控制所述第一和所述第二源极/漏极之间的一个沟道区中的一个沟道；

一个氧化埋层，其在所述第一和所述第二源极/漏极和所述沟道区之下，所述氧化埋层阻止电流从所述第一和所述第二源极/漏极以及所述沟道区流向衬底，其中不存在用于所述泄放SOI晶体管下的ESD保护的寄生衬底二极管；

一个电阻器，其连接在所述第一端子和一个滤波节点之间；

一个电容器，其连接在所述第二端子和所述滤波节点之间；

一个n-沟道传输晶体管，其栅极连接到所述第一端子，其漏极连接到所述滤波节点，其源极连接到一个反相节点；

一个反相器，其将所述反相节点反转，以驱动所述泄放SOI晶体管的所述栅节点；

一个p-沟道传输晶体管，其栅极连接到所述第一端子，其源极连接到所述滤波节点，其漏极连接到所述泄放SOI晶体管的所述栅节点；

由此，所述泄放SOI晶体管将ESD脉冲泄放，不需要一个寄生衬底二极管的帮助。

2.根据权利要求1所述的SOI ESD保护结构，其中当所述第二端子接地，施加在所述第一端子上的一个正ESD脉冲触发所述n-沟道传输晶体管，以从所述滤波节点传导电流到所述反相节点，使得所述反相器驱动所述栅节点至高，开启所述泄放SOI晶体管，以泄放所述正ESD脉冲；

其中当所述第二端子接地，施加在所述第一端子上的一个负ESD脉冲触发所述p-沟道传输晶体管，从所述滤波节点传导电流以驱动所述栅节点至高，开启所述泄放SOI晶体管，以泄放所述负ESD脉冲。

3.根据权利要求2所述的SOI ESD保护结构，其中当所述第一端子接地，施加在所述第二端子上的一个正ESD脉冲触发所述p-沟道传输晶体管，从所述滤波节点传导电流以驱动所述栅节点至高，开启所述泄放SOI晶体管，以从所述第二端子泄放所述正ESD脉冲到所述第一端子。

4.根据权利要求1所述的SOI ESD保护结构，其中所述n-沟道传输晶体管和所述p-沟道传输晶体管是形成在所述氧化埋层上的SOI晶体管，没有硅衬底，或者仅有不能从所述SOI晶体管传导电流的硅衬底。

5.根据权利要求1所述的SOI ESD保护结构，其中所述第一端子是一个VDD电源节点；

其中所述第二端子是一个VSS节点；

其中所述SOI ESD保护结构是一个在所述VDD节点和所述VSS节点之间的电源钳位。

6.根据权利要求5所述的SOI ESD保护结构，还包括:

一个小SOI二极管，其形成在所述氧化埋层之上，所述小SOI二极管有一个P+区和一个N+区；

其中所述小SOI二极管连接在所述VDD电源节点和所述VSS节点之间；

其中所述小SOI二极管产生一个不大于100mA的触发电流。

7.根据权利要求6所述的SOI ESD保护结构，其中当一个ESD脉冲施加在一个I/O焊盘和所述VDD电源节点之间时，所述触发电流触发一个栅极接地的n-沟道晶体管，从所述I/O焊盘传导ESD电流到所述VSS节点。

8.根据权利要求1所述的SOI ESD保护结构，其中所述泄放SOI晶体管是一个有非平面栅极的FIN-FET晶体管。

9.根据权利要求8所述的SOI ESD保护结构，其所述第一源极/漏极、所述沟道区、和所述第二源极/漏极全部形成在一片状半导体材料上，所述片状半导体材料的水平厚度小于所述片状半导体材料的垂直高度；

其中一个栅极围绕所述片状半导体材料的所述沟道区，所述栅极是一个倒U形；

一个栅氧化层形成在所述沟道区和所述栅极之间，其中所述栅氧化层形成在所述倒U形栅极的三个内侧上，其中施加在所述栅极上的一个电压穿过所述三个内侧上的栅氧化层，以在所述沟道区产生一个场效应沟道；

因此，从所述倒U形栅极的三个内侧穿过所述栅氧化层而形成一个场效应沟道。