[发明专利]一种封装及PCB上降低阻抗失配的方法

说明书

【技术领域】

本发明涉及电路板制造技术领域，具体是指一种封装及PCB上降低阻抗失配的方法。

【背景技术】

随着数据传输速率的提高，信号完整性对于数据传输的顺利进行至关重要。高速信号路径上的每一个阻抗失配都有可能会产生信号抖动从而影响信号质量。由于封装以及PCB设计过程中，为节约成本会采用较少层数的叠层，但也因此造成部分高速信号走线的返回路径不连续。返回路径不连续造成的阻抗失配是影响高速信号质量的关键因素。

当封装以及PCB的传输线走线下方底层参考平面上存在开槽时，会导致阻抗的不连续点，该不连续点导致传输线在该处的特征阻抗变大。

中国发明专利申请201410210573.7一种同层不同阻抗控制传输线的设计方法，通过构造测试环境，在PCB设计中构造出底层沟槽情况，通过采用控制变量法进行线宽、线长、布线方位、布线弯曲这些变量，通过软件仿真实现规律性总结，对PCB设计上降低阻抗失配提出一种有效的场景解决方案。但并没有提出当返回路径不连续造成的阻抗失配影响高速信号质量时的解决方案。

【发明内容】

本发明所要解决的技术问题在于提供一种封装及PCB上降低阻抗失配的方法，有效缓解阻抗失配程度。

本发明是这样实现的:

一种封装及PCB上降低阻抗失配的方法，底层参考平面上具有开槽线，顶层为具有传输线的信号层；所述开槽线上方的传输线的线宽大于其余部分的线宽。

进一步地，微带线在开槽线上方部分的线宽由180um变为460um。

进一步地，所述开槽线上方线宽的具体数值通过仿真软件获得阻抗性能改善最佳的数据。

本发明的优点在于：通过增加开槽线上方即阻抗不连续处信号线宽可以降低该处的特征阻抗，使该处的特征阻抗尽量接近无开槽线处走线的特征阻抗。具体线宽增量需要通过仿真进行决定。通过仿真选取合适的参数以保证传输线阻抗连续性，从而保证了信号完整性。

【附图说明】

下面参照附图结合实施例对本发明作进一步的描述。

图1是本发明中逐步增加开槽线上方线宽示意图。

图2是图1中不同线宽的各点阻抗分布示意图。

【具体实施方式】

PCB作为电子元器件的支撑以及通信平台，在元器件的摆设、整机电路的固定以及通信信号优化等情况下都会做形态上的改变。请参阅图1所示，当封装以及PCB的传输线走线下方底层参考平面上存在开槽时，会导致阻抗的不连续点，该不连续点导致传输线在该处的特征阻抗变大。底层参考平面1的开槽线2带入阻抗不连续点，通过增加顶层信号层上处于开槽线上方的微带线的线宽，从180um步进40um增加至460um。图2所示为对应仿真结果，可以发现阻抗突变点阻抗从61.7Ω降至55.0Ω，顺利达到降低阻抗失配程度的目的。

本发明通过增加开槽线上方即阻抗不连续处信号线宽可以降低该处的特征阻抗，使该处的特征阻抗尽量接近无开槽线处走线的特征阻抗。具体线宽增量需要通过仿真进行决定。通过仿真选取合适的参数以保证传输线阻抗连续性，从而保证了信号完整性。

以上所述仅为本发明的较佳实施用例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换以及改进等，均应包含在本发明的保护范围之内。