[发明专利]钴阻挡层的形成方法和金属互连工艺

说明书

本发明提供了一种钴阻挡层的形成方法和金属互连工艺，在表面具有金属互连线和线间介质层的半导体器件衬底上进行，包括：采用原子层沉积工艺将介质沉积到线间介质层表面，使所述线间介质层表面致密化；去除所沉积的介质，暴露出线间介质层的致密化的表面和金属互连线；钴选择性地沉积到金属互连线表面，从而形成钴阻挡层。本发明提高了钴在金属互连线和线间介质层表面之间的沉积选择性，从而降低了金属互连线之间的漏电流，提高了产品良率和可靠性。

技术领域

本发明涉及半导体技术领域，具体涉及一种钴阻挡层的形成方法和金属互连工艺。

背景技术

随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，很多新的材料和工艺被运用到器件制造工艺中，用以改善器件性能。集成电路后段工艺流程中用铜线取代铝线，极大地降低了互联电阻。同时，采用多孔low k材料可以实现2.5以下的介电常数。这些技术都能够有效降低集成电路的RC延迟。

由于铜极易扩散，在后段Cu层化学机械掩膜之后，会先沉积一层铜扩散阻挡层，然后再进行后续low k材料的沉积，以避免铜向low k材料中扩散。在28nm以上技术节点，这一层铜扩散阻挡层通常采用氮掺杂碳化硅(NDC，k约为5.3)薄膜。而到了28nm以下技术节点，就会引入以CVD方式生长的钴膜扩散阻挡层。之所以需要钴扩散阻挡层是因为钴不仅能够更好的阻挡铜的扩散，同时也能防止生产过程中空气中的水汽渗透进入铜层。钴膜的引入意味着可以减薄氮掺杂碳化硅(NDC)薄膜的厚度，这有利于降低整体有效k值。另外，钴与铜具有很好的黏附性，可以极大地改进产品的可靠性。

钴在介质层上的沉积量越大，意味着铜互连线间的漏电流越大，因此，急需探索一种钴沉积方法，使其在多孔介质层上的沉积量尽量小，即沉积选择比尽量大。

发明内容

为了克服以上问题，本发明旨在提高钴在金属互连线表面和线间介质层表面的沉积选择性，减少在介质层上的钴沉积量。

为了实现上述目的，本发明提供了一种钴阻挡层的形成方法，在表面具有金属互连线和线间介质层的半导体器件衬底上进行，其包括以下步骤：

步骤01：采用原子层沉积工艺将介质沉积到所述线间介质层表面，使所述线间介质层表面致密化；

步骤02：去除所沉积的介质，暴露出所述线间介质层的致密化的表面和所述金属互连线；

步骤03：钴选择性地沉积到所述金属互连线表面，从而形成钴阻挡层。

优选地，在所述步骤02之后，且在所述步骤03之前，包括：采用还原性等离子体处理所述金属互连线表面和所述线间介质层表面。

优选地，所述线间介质层为多孔low-k材料。

优选地，所述步骤01中，所述介质渗透到所述多孔low-k材料里，使所述多孔low-k材料表面致密化。

优选地，所述步骤01中，所述原子层沉积工艺为等离子体增强原子层沉积工艺。

优选地，在原子层沉积过程中，降低所述衬底的温度，降低所采用的射频能量，采用低氧化性反应气体。

优选地，在原子层沉积过程中，所采用的反应气体为二氧化碳。

优选地，所述介质为氧化硅。

优选地，所述步骤03中，采用化学气相沉积法来沉积所述钴阻挡层。

为了实现上述目的，本发明还提供了一种金属互连工艺，其包括：

首先形成前段金属互连线和线间介质层；

然后，采用权利要求1的钴阻挡层的形成方法，在所述前段金属互连线表面形成钴阻挡层；

接着，在所述钴阻挡层和所述线间介质层表面形成扩散阻挡层；