[发明专利]TFT布局结构

权利要求书

1.一种TFT布局结构，其特征在于，包括受同一控制信号线控制的第一薄膜晶体管(T1)、与第二薄膜晶体管(T2)；

所述第一薄膜晶体管(T1)包括底栅极层(Bottom Gate)、第一有源层(SC1)、第一源极(S1)、及第一漏极(D1)，所述第二薄膜晶体管(T2)包括第二有源层(SC2)、第二源极(S2)、第二漏极(D2)、及顶栅极层(Top Gate)；

所述第一有源层(SC1)、与第二有源层(SC2)位于不同层别，并在空间上层叠设置，所述第一源极(S1)、及第一漏极(D1)接触第一有源层(SC1)，所述第二源极(S2)、及第二漏极(D2)接触第二有源层(SC2)；

所述底栅极层(Bottom Gate)位于第一有源层(SC1)下方，所述顶栅极层(Top Gate)位于第二有源层(SC2)上方，所述底栅极层(Bottom Gate)、与顶栅极层(Top Gate)均电性连接所述控制信号线以分别控制第一薄膜晶体管(T1)、与第二薄膜晶体管(T2)的打开与关闭；

所述第一有源层(SC1)、与第二有源层(SC2)在空间上相互交叉。

2.如权利要求1所述的TFT布局结构，其特征在于，还包括基板(1)、第一绝缘层(3)、钝化层(5)、及第二绝缘层(7)；所述第一源极(S1)、及第一漏极(D1)与所述第二源极(S2)、及第二漏极(D2)位于同一层别或不同层别。

3.如权利要求2所述的TFT布局结构，其特征在于，所述底栅极层(Bottom Gate)设于所述基板(1)上，所述第一绝缘层(3)设于所述底栅极层(Bottom Gate)、及基板(1)上，所述第一有源层(SC1)设于第一绝缘层(3)上，所述钝化层(5)设于所述第一有源层(SC1)、及第一绝缘层(3)上，所述第一源极(S1)、及第一漏极(D1)设于所述钝化层(5)上并分别通过钝化层过孔(51)接触所述第一有源层(SC1)的两端，所述第二有源层(SC2)设于所述钝化层(5)上，所述第二源极(S2)、及第二漏极(D2)设于所述钝化层(5)上并分别覆盖所述第二有源层(SC2)的两端，所述第二绝缘层(7)设于所述第一源极(S1)、第一漏极(D1)、第二有源层(SC2)、第二源极(S2)、第二漏极(D2)、及钝化层(5)上，所述顶栅极层(Top Gate)设于第二绝缘层(7)上。

4.如权利要求2所述的TFT布局结构，其特征在于，所述底栅极层(Bottom Gate)设于所述基板(1)上，所述第一绝缘层(3)设于所述底栅极层(Bottom Gate)、及基板(1)上，所述第一有源层(SC1)设于第一绝缘层(3)上，所述第一源极(S1)、及第一漏极(D1)设于所述第一绝缘层(3)上并分别覆盖所述第一有源层(SC1)的两端，所述钝化层(5)设于所述第一有源层(SC1)、第一源极(S1)、第一漏极(D1)、及第一绝缘层(3)上，所述第二有源层(SC2)设于所述钝化层(5)上，所述第二源极(S2)、及第二漏极(D2)设于所述钝化层(5)上并分别覆盖所述第二有源层(SC2)的两端，所述第二绝缘层(7)设于所述第二有源层(SC2)、第二源极(S2)、第二漏极(D2)、及钝化层(5)上，所述顶栅极层(Top Gate)设于第二绝缘层(7)上。

5.如权利要求2所述的TFT布局结构，其特征在于，所述底栅极层(Bottom Gate)、第一源极(S1)、第一漏极(D1)、第二源极(S2)、第二漏极(D2)、及顶栅极层(Top Gate)的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。

6.如权利要求2所述的TFT布局结构，其特征在于，所述第一有源层(SC1)、及第二有源层(SC2)的材料为非晶硅基半导体、多晶硅基半导体、氧化锌基半导体中的一种。

7.如权利要求2所述的TFT布局结构，其特征在于，所述第一绝缘层(3)、及第二绝缘层(7)的材料为氮化硅、或氧化硅、或二者的组合。

8.如权利要求6所述的TFT布局结构，其特征在于，所述第一有源层(SC1)、与第二有源层(SC2)均为n型半导体或均为p型半导体。

9.如权利要求6所述的TFT布局结构，其特征在于，所述第一有源层(SC1)、与第二有源层(SC2)的其中之一为p型半导体，另一个为n型半导体。