[发明专利]简单且无成本的多次可编程结构

说明书

技术领域

本发明关于一种非易失性存储单元及其形成方法。

背景技术

近年来，多次可编程(multi-time programmable,MTP)存储器被引入以在一些对于数位及类比设计上需客制化的应用方面有实益用途。这些应用包括数据加密、基准修调(reference trimming)、制造标识(ID)、安全ID、以及其他种种应用。然而，MTP存储器的纳入通常也带来一些额外工艺步骤的费用。制造MTP存储器的一些现有方法往往有缓慢存取时间、较小耦合比及/或大单元尺寸的问题。一些现有方法对于抹除运算采用了带带隧穿热电洞(band-to-band tunneling hot hole,BBHH)，但是需要高接合带电压以及更多工艺步骤。其他现有方法需要额外的耦合抹除栅极以及耦合电容，因而需要更多面积。

因此，需要一种简单且免成本的多次可编程结构以制造具有标准互补金属氧化半导体(CMOS)平台的非易失性存储单元。

发明内容

实施例通常关于一种简单且免成本的多次可编程结构。在一实施例中，非易失性MTP存储单元包括备有隔离井的基板、设置于该隔离井内的高电压(HV)井区域以及设置在该基板中的该HV井区域内的第一与第二井。具有选择栅极的第一晶体管以及具有浮动栅极的第二晶体管位置彼此相邻并且设置在该第二井之上。所述晶体管包括设置邻近于所述栅极的侧边的第一及第二扩散区域。控制栅极设置于该第一井之上并耦合至该浮动栅极。该控制栅极以及浮动栅极包括延伸跨过该第一及第二井的相同栅极层。该控制栅极包括电容。

在另外的实施例中，公开一种非易失性MTP存储单元。该存储单元包括备有第一及第二隔离井的基板。该第二隔离井设置于该第一隔离井内。第一及第二井设置在该第一隔离井内。具有选择栅极的第一晶体管以及具有浮动栅极的第二晶体管位置彼此相邻并且设置于该第二井之上。所述晶体管包括设置邻近所述栅极的侧边的第一及第二扩散区域。控制栅极设置于该第一井之上并耦合至该浮动栅极。该控制栅极以及浮动栅极包括延伸跨过该第一及第二井的相同栅极层。

在又一另外的实施例中，公开一种用于形成非易失性MTP存储单元的方法。提供基板并且在该基板中形成第一及第二隔离井。在该第二隔离井内形成第一及第二井。具有选择栅极的第一晶体管以及具有浮动栅极的第二晶体管位置彼此相邻并且形成在该第二井之上。所述晶体管包括设置邻近于所述栅极的侧边的第一及第二扩散区域。该第一及第二晶体管以串联耦合并且分享共用第二扩散区域。控制栅极形成在该第一井之上并且耦合至该浮动栅极。该控制及浮动栅极包括延伸跨过该第一及第二井的相同栅极层。该控制栅极包括电容。

本文所公开的实施例的这些及其他优点和特征，透过参考以下描述以及所附图式将变得显而易见。更进一步来说，应理解到本文描述的各种实施例的优点并不相互排斥，并且可存在于各种实施例以及置换中。

附图说明

在图式中，相同的符号一般表示相同的部分于各个不同的观点。并且，图式并不需要按比例，相反地重点一般放在图示说明各种实施例的原理。在以下描述中，描述了本发明的各种实施例并参考至以下其中：

图1显示存储单元的示意图；

图2a显示存储单元之实施例的俯视图，以及图2b-2c显示该存储单元之实施例的各种剖面图；

图3a-3b显示存储单元的阵列之实施例的示意图；

图4a-4c显示存储单元的各种操作；

图5显示存储单元的实施例之阵列的平面图；以及

图6显示用于成形存储单元之实施例的制程。

具体实施方式

实施例一般关于半导体装置。具体而言，一些实施例关于存储装置，例如非易失性存储(NVM)装置。举例来说，这类的存储装置可并入独立存储装置，例如USB或其他类型的可携式储存单元，或IC，例如微控制器或芯片系统(system on chips,SoCs)。举例来说，该装置或IC可并入或与消费类电子产品或相关的其他类型装置一起使用。