[发明专利]一种基于融合架构的可扩展多路服务器系统在审

专利信息
申请号: 201510179480.7 申请日: 2015-04-16
公开(公告)号: CN104777875A 公开(公告)日: 2015-07-15
发明(设计)人: 吴浩;薛广营;王岩 申请(专利权)人: 浪潮电子信息产业股份有限公司
主分类号: G06F1/06 分类号: G06F1/06;G06F1/10
代理公司: 济南信达专利事务所有限公司 37100 代理人: 姜明
地址: 250101 山东*** 国省代码: 山东;37
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 基于 融合 架构 扩展 服务器 系统
【权利要求书】:

1.一种基于融合架构的可扩展多路服务器系统,其特征在于,该系统由数个独立的计算节点组成,每个计算节点包含2颗CPU,通过前面板安装扣卡的形式,自由组成2路、4路或8路服务器,通过在扣卡中放置时钟源芯片分别向每个计算节点提供100M时钟,该100M时钟通过Buffer分别提供给各个计算节点中的CPU、Memory、PCH及PCIE设备,保证4路服务器或8路服务器时钟同源。

2.根据权利要求1所述的服务器系统,其特征在于,每个计算节点中分别放置一个时钟源芯片,提供系统中其他芯片的时钟及PCH的其他时钟。

3.根据权利要求2所述的服务器系统,其特征在于,在2路扣卡中添加时钟源芯片;计算节点中FPGA控制扣卡中时钟及本地时钟的Enable信号并检测Power Good信号用于参与时序控制;扣卡中时钟源芯片为计算节点中CPU,Memory,PCH及PCIE设备提供100M时钟;计算节点本地时钟源芯片为本地其他芯片及PCH其它时钟输入提供时钟。

4.根据权利要求2所述的服务器系统,其特征在于,在4路或8路扣卡中添加时钟源芯片;通过Legacy计算节点中的FPGA控制扣卡中的时钟源芯片的Enable信号及各个计算节点中时钟源芯片的Enable信号;各个节点及扣卡中时钟源芯片的Power Good信号发给Legacy计算节点中的FPGA用于时序控制;Legacy计算节点中FPGA需要同时控制各个节点的时钟Buffer的Enable信号。

5.根据权利要求1所述的服务器系统,其特征在于,2路服务器、4路服务器及8路服务器都需要添加不同扣卡,扣卡中提供100M时钟供CPU、Memory、PCH及PCIE设备使用。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司,未经浪潮电子信息产业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201510179480.7/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top